SRAM FPGA电离辐射效应试验研究

针对SRAM FPGA空间应用日益增多,以100万门SRAM FPGA为样品,进行了单粒子效应和电离总剂量效应辐照试验。单粒子试验结果是:试验用粒子最小LET为1.66 MeV·cm2/mg,出现SEU（单粒子翻转）;LET为4.17 MeV·cm2/mg,出现SEFI（单粒子功能中断）,通过重新配置,样品功能恢复正常;LET在1.66～64.8 MeV?cm2/mg范围内,未出现SEL（单粒子锁定）;试验发现,随SEU数量的累积,样品功耗电流会随之增加,对样品进行重新配置,电流恢复正常。电离总剂量辐照试验结果是:辐照总剂量75 krad(Si)时,2只样品功能正常,功耗电流未见明显变化。辐照到87 krad(Si)时,样品出现功能失效。试验表明SRAM FPGA属于SEU敏感的器件,且存在SEFI。SEU和SEFI会破坏器件功能,导致系统故障。空间应用SRAM FPGA必须进行抗单粒子加固设计,推荐的加固方法是三模冗余（TMR）配合定时重新配置（Scrubbing）。关键部位如控制系统慎用SRAM FPGA。     

基于FPGA的液晶控制器研究

现代社会由于信息技术的飞速发展,人类获得的视觉信息很大部分是从各种各样的电子显示器件上获得的,因此,显示技术也有了很大的进步,不仅液晶显示器件本身而且关于液晶驱动控制系统也取得了很大发展.本文介绍了一种基于FPGA的液晶显示控制器的设计,主要论述了使用FPGA设计的用于本系统的特殊SDRAM控制器,以及液晶控制器通过该SDRAM控制器进行显示缓冲器的管理,STN液晶彩色屏灰度显示的时间抖动算法和帧率控制原理及实现,显示数据的缓冲、转化方法,还给出了系统硬件原理图、软件系统的VHDL描述及仿真结果等.     

基于FPGA的高清CCD视频信号预处理电路的设计

在高清CCD图像传感器KAI-2093和视频信号处理芯片AD9847工作原理的基础上,设计了高清CCD成像系统视频信号处理电路。选用FPGA器件作为硬件设计载体,使用VHDL语言对AD9847的初始化配置和驱动时序发生器进行了硬件描述。采用ISE10．1软件对所做的设计进行了功能仿真。仿真结果表明,所研制的高清CCD视频信号处理电路不仅可以满足高清CCD成像系统视频处理的要求,而且性能可靠,使用灵活。     

小型化1553B通信协议芯片Mini—ACE的开发和应用

为满足MBI模块小型化、轻型化、低功耗、高可靠性和灵活性的要求,设计一块采用TI公司小型DSP处理器SM320F2812作为处理器、DDC公司小型化BU61865芯片作为协议芯片,采用FP—GA实现主要逻辑的双路、双余度、双通道MBI。该MBI能极大地减小总线负载,提高总线传输效率.Mini—ACE使得MBI具有总线控制器、远程终端、总线监控器、组合远程终端和选择消息监控等功能。通过在系统单位的综合与联试,该MBI模块能够满足系统的快速、灵活等要求．     

基于SOPC的音频控制板模拟器设计

音频控制板模拟器是民航飞机音频系统测试台的一个组成部分,为测试台提供测试输入信号,并显示相关系统的状态信息。本设计采用单片FPGA芯片实现核心处理功能,依托该硬件平台,运用嵌入式NiosⅡ处理器来提供系统的逻辑控制,配合以相应的外围设备,完成实际音频控制板的等效模拟。设计的音频控制板模拟器可以直接用于航空维修,不仅解决了原先测试音频系统需要借用航材的困难,而且实现了音频系统的自动测试,提高了测试效率,降低了测试成本。     

基于FPGA的可变尺寸块运动估计高效结构

针对可变尺寸块运动估计(VBSME,Variable Block-Size Motion Estimation)的硬件结构在现场可编程门阵列(FPGA, Field Programmable Gate Array)上实现时消耗资源多且速度慢的问题,提出了一种面积和速度优化的VBSME硬件结构.其中,绝对差累加和(SAD,Sum of Absolute Differences)的计算采用基于随机存储器(RAM,Random Access Memory)的累加计算方式,比基于寄存器合并的方式节省了面积并增加了速度;通过采用脉动比较链而非总线结构,增强了多个SAD值的比较能力,并能高效地实现对部分差排除算法(PDE,Partial Difference Elimination)的支持.基于Virtex-II型FPGA器件,本结构消耗了2261个slice,时钟频率达到164MHz,在搜索窗口为16×16时可实时处理标清格式的视频.与同类设计相比,设计的面积可减少77%,速度增加218%,FPGA的硬件效率显著提升.     

基于离散方波变换的脉冲星微弱信号周期性检测

为满足X射线脉冲星深空导航系统对脉冲星微弱信号周期性检测的要求,提出了一种基于离散方波变换(DSWT)的周期信号检测算法,并给出了其硬件实现方法.首先,通过对比DSWI和FFI变换核的相似性,证明了DSWT算法进行周期性检测的可行性,同时,研究了DSWT对白噪声的抑制作用;其次,DSWT的变换核仅取+1或-1,更适合硬件电路实现,给出了该算法的FPGA实现方法;最后,采用以Xilinx Spartan-3系列FPGA芯片XC3S2000为核心的开发板组成实验仿真系统,分别对实测和仿真脉冲星数据进行实验.结果表明:1.该算法可检测信噪比低于FFT算法;2.在信号输入完毕后3个时钟周期内即可得出计算结果,耗时比FFT算法少三个数量级;3.实现该算法所需的硬件资源少于FFT算法.     

商用FPGA器件的单粒子效应模拟实验研究

描述了商用Xilinx Virtex\|II Pro器件的重离子辐射实验,以评估器件的单粒子翻转(SEU)特性并检验测试方法的有效性。针对器件不同的功能模块设计不同的实验方案,分别测试了FPGA配置信息,内嵌PowerPC处理器和RocketIO Gbit收发器的单粒子翻转截面,并对观察到的错误进行分析与分类。实验同时表明配置信息的周期刷新和三模冗余设计是减轻单粒子效应的有效方法。
     

基于DSP和FPGA的视频编码器协同设计与算法优化实现

采用DSP和FPGA协同技术设计实现了一个高性能的MPEG-4视频编码器。FPGA模块完成视频采集、YUV分离、数据I/O等功能,而使用DSP专一进行视频压缩编码。针对DSP片内资源特点设计了片内存储器数据分配方案,并根据该方案优化了MPEG-4视频压缩的数据流模式。提出了基于宏块空间复杂度的宏块类型判断算法,有效地降低了视频压缩算法的计算复杂度。测试结果表明,采用MPEG-4视频标准该视频编码器每秒能够压缩39.2帧CIF图像。     

高性能串行维特比译码器的设计

卷积纠错编码广泛应用于各种通信领域,包括无线通信、视频点播等。如何来设计高性能的维特比译码器将最终决定一个通信系统的抗误码性能和数据纠错性能。本文提出了一种实用的设计思路,在ALTERA公司的STRATIX系列FPGA上实现了超过256kbps信源速率的全串行(2,1,7)维特比译码器。