基于FPGA的反走样图形发生器的研制

简要介绍了一种生成反走样直线和圆的原理,然后用基于FPGA的硬件方法研制设计出该反走样图形发生器,提高了图形生成的速度。相比于100MHz-CPU的计算机软件实现,大约快4倍。     

某型多卜勒雷达频率调制转换基准插件的FPGA实现

某型多卜勒导航雷达广泛应用于军事和民用领域,调制转换基准插件是其核心部件之一。本文介绍一种采用数字控制振荡器的设计技术,利用FPGA实现调制转换基准插件功能,从而代替了原来的模拟部件,解决了设备的维护问题。     

基于低比特量化神经网络的红外目标识别方法及其FPGA实现

红外目标识别系统成为航空航天、无人驾驶等军事和民用领域中一项至关重要的技术。红外目标识别算法是红外目标检测识别系统中的核心之一。传统红外目标识别技术往往依赖人为的特征选择，无法对复杂困难的红外目标实现高效、准确的识别。本文提出了训练中反量化与通道级量化相结合的量化策略，有效减小量化误差对网络模型性能的影响。实验结果表明:本文提出的低比特量化算法在红外数据集上有着优异的表现。在硬件部署方面，本文提出了更加高效的卷积计算单元，提高了硬件资源的利用率，同时也达到了更高的峰值性能。最终，在PYNQ-Z2嵌入式现场可编程门阵列(FPGA)上进行验证，系统在150 MHz的时钟频率下达到了90.6 GOP/s的峰值吞吐率，其功耗为2.5 W。     

基于FPGA的无刷力矩电机伺服控制系统研究

设计了基于FPGA平台无刷力矩电机的导弹用电动舵机控制系统方案。试验和应用证明该系统具有体积小、无需减速机构、响应速度快、输出转矩大、控制精度高等特点,适合制导炸弹用舵系统控制。     

相干光接收机时钟恢复算法的FPGA实现

低轨小卫星在进行相干激光通信时，需要实时解决发射端与相干光接收机之间存在的时钟偏差问题。分析了时钟偏差对相干光接收机性能的影响，设计了一种基于Gardner算法的并行化时钟恢复反馈环路来对时钟的偏差进行纠正，对各组成部分的原理进行了说明，并在现场可编程逻辑门阵列FPGA上实现了该算法，将 5 GSa/s 的采样信号在 FPGA 中以 156.25 MHz 主频，分为并行 32 路完成时钟同步处理，且实时时钟同步算法仅占用 FPGA 的 590 个自适应逻辑块和 4 个乘法器单元。同时，采用自研的集成化相干光通信模块，演示了 10 Gb/s 偏振复用正交相移键控 PM-QPSK 相干光通 信系统实验。实验结果证明该方案能稳定地补偿本地采样时钟的频率和相位偏移带来的采样定时误差。以 7%开销硬判 决前向纠错码 HD-FEC（Hard Decision Forward Error Correction）为门限，系统的灵敏度优于–51 dBm。     

CMV4000国产化替代芯片验证平台设计

本文开展了对CMV4000传感器国产化替代的研究工作以及芯片验证平台设计工作，替代芯片为上海集成电路生产的ASG043传感器芯片。本文首先通过元器件手册信息，从硬件电路和FPGA软件设计两个角度开展替代工作的研究。然后在搭载ASG043图像传感器的星敏感器上对电源以及图像传感器驱动代码进行设计修改，以满足国产ASG043传感器的供电，时序，训练等要求，ASG043成功运行后，对比替代前后黑白图及采集星点图像。由对比结果可知其成像效果与进口探测器相当，可在不更改印制板的条件下原位置替代CMV4000图像传感器。     

面向声源定位的改进广义互相关时延估计方法

面向以数字微机电系统(MEMS)麦克风作为声传感器的声源定位阵列,完成了前端麦克风阵列的电路设计和以现场可编程逻辑门阵列(FPGA)为核心的数据采集系统的开发,并对麦克风输出的脉冲密度调制信号进行了降采样处理.针对传统的广义互相关算法在低信噪比下时延估计误差较大的问题,提出了一种改进PHAT加权函数的方法.在同等条件下对基于不同加权函数的广义互相关算法进行了MATLAB仿真验证,实验结果表明,在低信噪比条件下该方法相较于传统的广义互相关算法,时延估计误差更小且抗噪性能更强.     

用于铯光泵磁强计的无磁恒温控制系统设计

针对铯光泵磁强计对原子气室温度高稳定性及无磁干扰的要求，设计了一种用于铯光泵磁强计的无磁恒温控制系统。该系统主要包括无磁加热器件与无磁恒温控制电路。无磁加热器件采用微机电系统工艺的双层对称四线结构，可有效抑制电流产生的磁场；无磁恒温控制电路通过交流加热进一步减小恒定磁场干扰，以现场可编程门阵列为核心，使用直接数字式频率合成技术产生高频加热信号，再经功率放大进行无磁恒温控制，减少硬件电路资源。测试结果表明，气室恒温控制的温度噪声峰峰值可达到0.02 ℃，满足光泵磁强计的性能要求。     

光学捷联基准导航计算机设计与实现

为满足当前光学捷联基准解算精度高、低功耗、小型化的需求，设计了一种基于现场可编程门阵列（FPGA）和数字信号处理器（DSP）为核心的嵌入式导航计算机。对导航计算机（ENC）硬件设计进行了阐述，并重点研究了导航计算机信息处理模块（MPM）和数据采集通信模块（DCM）的协同使用，充分体现了DSP和FPGA联合使用的优点。其次，研究了基于主惯导航向和计程仪速度组合的Kalman滤波器设计，以解决长时间工作对系统精度的影响。最后，将该导航计算机实际应用于捷联基准中，通过半实物仿真试验，验证了导航计算机硬件方案的可行性和Kalman滤波器设计的合理性。结果表明，基于FPGA和DSP双核的嵌入式导航计算机性能稳定，设计合理，满足光学捷联基准高精度、低功耗的使用要求。     

基于FPGA的BOC(1,1)信号捕获技术

BOC调制是新一代卫星导航系统中广泛采用的调制方式,在时域上具有多峰值特性,副峰的存在增加了捕获的难度。采用自相关副峰消除技术(ASPeCT)在原有的BOC码相关支路的基础上增加一条伪码相关支路,可以有效削弱码相位检测函数的副峰,避免误捕获,是一种性能良好的BOC信号捕获技术。提出一种采用二维并行快速搜索的在FPGA芯片中实现ASPeCT捕获技术的方案,可以显著缩短捕获时间。在理论分析和仿真验证的基础上,采用Verilog硬件描述语言在接收机FPGA+DSP平台上编程实现,在露天测试中,成功捕获到Galileo E1B卫星导航信号,并对ChipScope采集的数字中频信号的多普勒频率和码相位静态捕获结果进行验证,与同一段信号的Matlab仿真结果一致,证明所提出的技术方案正确合理可行。