TDICCD时序设计在FPGA中的工程实现

文章结合TDICCD和FPGA器件特点，主要从设计目标分析，VHDL算法描述、综合、布线、仿真、代码优化、代码测试验证等几方面，阐述了TDICCD时序设计的全过程；利用同步设计的思想避免了竞争与冒险；利用RC延迟模块实现了时序的精确调整；利用模块化思想提高了代码的可重用性、可测试性、可读性。最终，实现了一个6MHz像元输出速率下能正常工作的TDICCD的成像系统。     

基于DSP和FPGA的GPS伪随机码并行快速捕获方案设计

讨论了高动态下GPS伪随机码并行搜索的基本原理,以及自适应门限确定方法与搜索过程中应注意的问题。提出了一种基于高速DSP和FPGA的全数字解扩接收机方案,阐述了工作流程,并给出了系统的结构框图,经测试验证实现了伪随机码并行快速捕获的功能。     

PowerPC桥/存储器控制器FPGA验证平台的设计

针对PowerPC桥/存储器控制器功能逻辑的验证需求,采用软硬件协同测试的方法构建基于FPGA的逻辑功能验证平台.通过采用激励-响应的功能测试方法和无缝移植嵌入式操作系统、应用程序的软件测试方法,对待测逻辑功能进行差错验证.实践表明,该验证平台的调试方式全面,故障定位准确,有效提高验证效率,缩短开发周期.     

椭圆振动切削加工的同步控制研究

利用椭圆振动切削加工的回转体表面微织构是在机床主轴旋转、平台进给和装置椭圆振动的联合运动下得到的,机床主轴转动与装置位移输出如果不能保持完全的实时同步,会造成微织构加工的偏差。为了解决这一问题,提出了一种新的基于转角的同步控制方法,该方法在主轴的对位基准处实现装置正弦信号的复位,以修正转速漂移造成的加工位置误差,并通过判断主轴角度信号实时输出对应幅值电压来实时同步信号输出和机床旋转运动。基于LabVIEW FPGA搭建同步控制模块,经试验验证,利用该方法加工的矩形阵列微织构轴向排列与中轴线平行,与周向排列的夹角和仿真结果的偏差不超过0.1°,织构深度随转角的不同发生预设的变化,因此,同步控制方法具有实时同步控制椭圆振动切削装置的能力。     

DME询问信号捕获的设计与实现

捕获询问信号是DME地面设备的一个重要功能组成部分。现役的地面设备中大多使用的捕获单元为分离器件电路设计，其电路复杂，控制难度大，改进与维护成本高。针对这些问题，本文设计采用ADC结合FPGA作为主要功能器件，并通过软件算法完成数字滤波、脉冲峰值提取和半幅点计算，实现询问信号的识别与捕获。不仅大幅减少元器件的使用，缩小设备体积，还可提高扩展性与可靠性。结合机柜验证测试，结果符合设计要求。     

弹丸速度对超爆轰冲压加速器性能影响

为研究超爆轰模态冲压加速器的推进性能，采用混合的Roe/HLL（Harten, Lax, Van Leer）格式，结合自适应网格加密技术(AMR )与沉浸边界法(IBM )，数值模拟了弹丸速度高于预混可燃气体C-J爆速的冲压加速器流场，揭示了弹丸速度对流场结构与推力的影响。结果表明当弹丸速度在一定范围时，斜爆轰波可驻定在弹丸肩部或头部，在弹丸尾部形成高压区加速弹丸，并且，斜爆轰波驻定在弹丸头部推力更高，稳定工作的速度范围 更宽 。     

机载超轻量化卷积神经网络加速器设计

卷积神经网络庞大的权重参数和复杂的网络层结构,使其计算复杂度过高,所需的计算资源和存储资源也随着网络层数的增加而快速增长,难以在资源和功耗有严苛要求的机载嵌入式计算系统中部署,制约了机载嵌入式计算系统朝着高智能化发展。针对资源受限的机载嵌入式计算系统对超轻量化智能计算的需求,提出一套全流程的卷积神经网络模型优化加速方法,在对算法模型进行超轻量化处理后,通过组合加速算子搭建卷积神经网络加速器,并基于FPGA开展网络模型推理过程的功能验证。结果证明：本文搭建的加速器能够显著降低硬件资源占用率,获得良好的算法加速比,对机载嵌入式智能计算系统设计具有重要意义。     

激光位移传感器高速数据采集与处理系统设计

介绍了基于FPGA和单片机的激光位移传感器高速数据采集与处理系统的工作原理与软硬件设计,该系统采用FPGA作为核心控制器,主要完成A/D转换时钟控制、CCD像点位置提取、数据缓冲异步FIFO三部分功能。单片机负责键控、显示以及系统协调。这种基于FPGA和单片机的同步采集、实时读取采集数据的方案,可以提高系统采集和传输的速度。该硬件电路结构简单、成本低廉、可靠性高、功耗较低,满足了实际应用中的要求。     

大动态大带宽数字接收机设计实现

大动态数字接收机是机场场面监视雷达的重要组成部分。论证了大动态、大带宽系统参数的选取,数字滤波器的MATLAB仿真设计,采用16位模数转换器,大容量FPGA构建数字接收机平台,解决了大动态、大带宽采样及其数字下变频处理问题,并高速光纤传输数据,给出设计分析及测试结果,该结果表明,信噪比满足系统动态范围的要求。该电路相对于模拟接收机有较高的性能,为现代雷达提供了一种高性能的数字接收机的解决方案,具有广泛的应用前景。     

航天应用FPGA配置可靠性研究

航天应用系统必须保证每一单元的安全性及可靠性. 现场可编程门阵列(Field Programmable Gate Array, FPGA), 以其I/O管脚丰富、设计灵活等优势, 逐渐被广泛应用于航天领域. 其设计与工艺不断完善, 以适应太空中电子辐射等复杂的工作环境. 由于基于SRAM的FPGA芯片断电后程序丢失, 因此每次上电后都需要先从PROM等外部存储器中加载程序才能正常工作. 然而, 并不是每一个芯片的每一次加载配置都能成功完成, FPGA的上电配置结果将直接关系到卫星任务的成败. 研究发现, 诸如环境温度、信号完整性、供电电压、配置时钟速率等因素会影响FPGA的配置过程, 致使出现偶尔的配置失败, 这在航天应用中是绝对不允许的. 针对实际应用的Xilinx公司FPGA芯片, 为提高上电配置可靠性, 提出了一系列设计保障措施, 在FPGA航天应用领域具有一定的参考价值.