130nm体硅反相器链的单粒子瞬态脉宽特性研究

针对130 nm体硅反相器链,利用脉冲激光和重离子实验研究了目标电路单粒子瞬态（SET）的脉宽特性,并分析了电路被辐射诱发的SET脉宽特性受激光能量、重离子线性能量传递（LET）值、PMOS管栅长尺寸等因素的影响机制。重离子和脉冲激光实验结果类似,均表现为随激光能量、LET值的增加,电路被辐射诱发的SET脉宽逐步增大,且表现出明显的双（多）峰分布趋势,但辐射诱发的SET脉冲个数呈先增加再减少规律。此外,实验结果表明,在不同激光能量、LET值下,PMOS管栅长尺寸影响反相器链SET脉冲的特征不同。当激光能量、LET值较低时,PMOS管栅长尺寸大的电路产生的SET脉宽较大,而当激光能量、LET值较大时,PMOS管栅长尺寸小的电路反而产生更宽的SET脉冲。分析表明,较高激光能量、LET辐照时,寄生双极放大效应被触发可能是导致PMOS管栅长尺寸影响电路SET特征差异的主要原因。      

NASA低成本集成电路宇航应用标准化研究

为实施低成本集成电路宇航应用、发展商业航天元器件,NASA在低成本集成电路的宇航应用方面持续开展研究。文章通过对NASA及其下属各机构在低成本集成电路宇航应用领域的最新成果和方向的介绍,阐述NASA针对低成本集成电路采取不同策略,并通过标准化项目的方式推进,以标准工作形式进行工程推广应用,包括制定新的质量等级、军民标准融合、跨领域低等级标准对标与风险控制等多种方式相结合。     

热效应布局下的缓冲器插入时序优化方法

随着集成电路的集成度越来越高,芯片的发热量越来越大且其内部温度呈不均匀分布,这会影响关键路径的传播延时,进而影响基于缓冲器插入的关键路径性能.提出了一种考虑芯片热效应布局优化的缓冲器插入时序优化方法,在版图设计的早期估计芯片的热分布和温度分布并且把其应用到版图布局优化和RC延时模型中.同时利用模拟退火算法基于热分布调整并优化布局,最后在最优布局下利用提出的缓冲器插入模型和快速插入算法进行时序优化.仿真结果表明相对于不考虑温度效应布局优化的缓冲器插入方法,缓冲器插入延时优化方法能有效降低最坏延时和缓冲器插入数目,最坏延时比传统方法降低9%~18%,比文献已经提出的最好方法降低5%~7%,缓冲器插入数比其少10~20个.      

科技成果

欧洲探测器发现火星上曾有一片汪洋据英国《每日邮报》2012年2月7日报道,欧洲航天局的"火星快车"(Mars Express)探测器借助最新雷达,发现了存在于火星北部平原上的低密度物质(可能富含冰),这表明火星上曾有一片汪洋。日本开发彩色条形码瞬间识别技术     

电磁脉冲对电子设备的耦合效应试验研究

大规模和超大规模集成电路(LSI/VLSI)在飞行器中得到了日益广泛的应用,有效减小了电子设备的体积、增强了飞行器系统的性能,但同时给系统抗电磁脉冲(EMP)辐射效应的可靠性带来了一定的风险.通过对飞行器进行EMP耦合途径分析,本文给出了电磁脉冲环境耦合到电子设备内部集成电路上的主要途径,并通过针对典型的CPU板进行的电磁脉冲辐照试验,证明CPU抗EMP耦合的能力弱于存储器及其它集成电路,得到了CPU板电磁辐照导致"死机"场强的临界值.     

SRAM FPGA电离辐射效应试验研究

针对SRAM FPGA空间应用日益增多,以100万门SRAM FPGA为样品,进行了单粒子效应和电离总剂量效应辐照试验。单粒子试验结果是:试验用粒子最小LET为1.66 MeV·cm2/mg,出现SEU（单粒子翻转）;LET为4.17 MeV·cm2/mg,出现SEFI（单粒子功能中断）,通过重新配置,样品功能恢复正常;LET在1.66～64.8 MeV?cm2/mg范围内,未出现SEL（单粒子锁定）;试验发现,随SEU数量的累积,样品功耗电流会随之增加,对样品进行重新配置,电流恢复正常。电离总剂量辐照试验结果是:辐照总剂量75 krad(Si)时,2只样品功能正常,功耗电流未见明显变化。辐照到87 krad(Si)时,样品出现功能失效。试验表明SRAM FPGA属于SEU敏感的器件,且存在SEFI。SEU和SEFI会破坏器件功能,导致系统故障。空间应用SRAM FPGA必须进行抗单粒子加固设计,推荐的加固方法是三模冗余（TMR）配合定时重新配置（Scrubbing）。关键部位如控制系统慎用SRAM FPGA。     

基于衬底偏置的超低耗电流复用混频器

基于SMIC 0. 18μm 1P6M CMOS工艺,设计实现了一种工作在0.6V超低电源电压下的混频器.该混频器跨导级采用自偏置的互补跨导结构,并与开关级构成折叠结构,大大降低了电源电压;电路中所有的MOS管衬底均加有固定偏置电压,减小了MOS管的阈值电压,实现了超低电压超低功耗的设计;并采用电流复用技术,改善了电路的噪声性能,并提高了其转换增益和线性度.该混频器核心电路尺寸为460μm×400μm,当射频信号、本振信号和中频信号分别为1575MHz,1400MHz和175MHz时,仿真表明,该混频器转换增益(G_c)为6.1dB,双边带噪声系数为14dB,输入1dB压缩点为-16.67dBm,在0.6V的电源电压条件下,功耗仅为0.76mW,可用于航空航天领域的电子系统中.     

用于光互连的2．5Gbps CMOS前置放大器设计

采用TSMC 0.18 μm CMOS工艺设计了用于光互连通信系统的2.5 Gbps前置放大器.该前置放大器采用了具有电压一电流反馈特性的全差分结构.用Cadence Virtuoso软件的仿真结果表明:在光探测器结电容为0.4 pF,1.8 V单电压源供电情况下,电路跨阻增益为80.88 dBΩ,-3 dB带宽可达2.11 GHz,直流功耗26.46 mW.当输入电流信号峰峰值为9.7μA时,输出差分信号摆幅为124 mV.可望工作于以后的光互连通信系统中.