首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   612篇
  免费   78篇
  国内免费   103篇
航空   373篇
航天技术   143篇
综合类   106篇
航天   171篇
  2024年   5篇
  2023年   38篇
  2022年   23篇
  2021年   27篇
  2020年   32篇
  2019年   25篇
  2018年   23篇
  2017年   20篇
  2016年   18篇
  2015年   14篇
  2014年   35篇
  2013年   20篇
  2012年   31篇
  2011年   36篇
  2010年   34篇
  2009年   34篇
  2008年   29篇
  2007年   32篇
  2006年   26篇
  2005年   17篇
  2004年   19篇
  2003年   19篇
  2002年   17篇
  2001年   26篇
  2000年   9篇
  1999年   13篇
  1998年   14篇
  1997年   25篇
  1996年   23篇
  1995年   20篇
  1994年   13篇
  1993年   17篇
  1992年   10篇
  1991年   18篇
  1990年   9篇
  1989年   12篇
  1988年   3篇
  1987年   5篇
  1986年   2篇
排序方式: 共有793条查询结果,搜索用时 15 毫秒
61.
针对现有密文技术的一些常见缺憾,联系提出相对解决措施.主要特点体现在以变应变、随机应变、层出不穷的变化上.多次加密,得不同的密文;多次解密,原密文随之变更.以复杂的算法、无穷的变化,干扰解密者的思路,令其无法寻找规律、无从下手解密.  相似文献   
62.
本文提出了一种新颖的学习自动机模型。其内部结构直接由它过去所受惩罚的积累信息来确定。研究结果表明,该算法是权宜的,且具有优于LIP、相当于LRP的学习性能。  相似文献   
63.
对一种金融模型,给出了一、二阶的Itoe-Taylor逼近的估计,并对这两种估计证明了其强收敛性,同时给出了收敛的阶数.通过比较得出Itoe-Taylor逼近阶数越高,得到的估计强收敛的阶越高。  相似文献   
64.
正态-复合非时齐Poisson过程模型结构可靠性当量正态设计   总被引:2,自引:0,他引:2  
讨论强度R~N(μ_R,_R),应力{S(t),t∈[0,T]}为非时齐Poisson过程模型结构可靠性当量正态设计。获得应力在设计基准期[0,T]内的最大值概率分布及统计参数估计;正态-复合非时齐Poisson过程模型结构可靠度及结构可靠性当量正态设计表达式。  相似文献   
65.
为了使遥测系统中的码同步器正常工作,采用了数据扰乱技术.分析了用序列产生器构成的自同步的数据的扰乱和解扰原理,并给出了原理图和具有数据扰乱的遥测系统方框图.  相似文献   
66.
67.
本文研究了线性离散随机系统的模型降阶和最优输出反馈矩阵的设计问题。本文提出的设计方法不需要对原系统进行Anderson-Moore的迭代计算,直接利用求得的降阶模型解出近似的最优输出反馈阵。文中举例说明了设计方法的应用并进行了计算机仿真,仿真结果是令人满意的。  相似文献   
68.
本证明了样本均值的随机加权统计量几乎处处有效的必要条件为EX^2<∞;若将“几乎处处”条件削弱为“依概率”,则必有X属于正态分布的吸收域。  相似文献   
69.
针对加速应力下电子部件二元相关退化可靠性分析难题,提出一种基于随机相关的可靠性分析方法。采用考虑个体差异的Wiener过程模型建立边缘退化过程模型,并基于加速因子不变原则建立了模型参数与加速应力的关系;构建了基于Copula函数的随机相关模型,采用两阶段贝叶斯参数估计方法进行参数估计,综合运用散点图、偏差信息准则(DIC)值以及Kendall τ的非参数估计值等方法进行随机相关模型选择,并采用蒙特卡罗仿真方法进行可靠度计算。最后采用实例验证了所提方法有效性,为考虑个体差异的贮存可靠性评估提供了技术支撑。   相似文献   
70.
针对低电压下静态随机存储器(SRAM)出现的读写性能损失的问题,设计了一种应用于低功耗SRAM的两步控制(DSC)的字线电压辅助电路技术,可以同时实现读和写辅助的功能,降低SRAM的最小工作电压从而降低功耗。写辅助通过字线开启前段的字线过驱(WLOD)实现,提高写数据速度和写阈值(WM);读辅助通过字线开启后段的字线欠驱(WLUD)实现,降低静态噪声,提高稳定性。通过在28 nm互补金属氧化物半导体(CMOS)工艺下,对256 Kbit SRAM进行前仿和后仿仿真验证,结果表明相比于传统结构,应用DSC字线电压技术的SRAM的最小工作电压降低100 mV,写时间减小10%,静态功耗降低30%,版图面积增大4%。   相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号