ARINC429总线接口设计与实现

ARINC429总线在航空电子系统领域被广泛的应用。本文分析了ARINC429总线的工作原理,根据其数据格式、接口电平要求,给出了由FPGA设计实现ARINC429总线的基本原理,并通过VHDL语言编程,实现了ARINC429总线协议部分,实现了接收和发送功能。采用FPGA器件设计集成ARINC429总线协议的通信芯片,可以有效地提高数据通信模块的处理能力和集成度。通过实际与通用型ARINC429总线芯片的通讯,验证了方案的正确性。     

基于TMS320VC5402的DSP最小系统设计

TMS320VC5402是由TI公司生产的性价比极高的定点DSP芯片。主要研究了基于TMS320VC5402的最小系统板的软硬件设计。针对电源电路、复位电路、时钟电路、JTAG接口电路、DSP芯片电路提出可行的设计方案。同时,给出了一个点亮LED灯的完整汇编源代码。     

基于行程累加的目标标记硬件加速算法

针对目标标记算法的长耗时、大延迟严重影响目标跟踪的效果和实时性问题,提出了快速的基于行程累加的目标标记硬件加速算法.通过对像素进行行程编码,按照定义的累加规则对相邻行的行程进行累加运算,避免了标号冲突的发生,无需建立等价表,实现了一遍扫描完成连通域标记和连通域特征的计算.实验结果表明提出的算法资源占用较少,输出延迟小,与软件算法相比具有很高的加速比,有利于后续目标跟踪的高速实时处理.     

美家365网上商城检索系统的设计与实现

数据检索是大多数网站都具备的功能,不同的系统实现的方式千差万别,应根据实际需求找一个最优解决方案。本文从系统需求、系统分析、系统结构和流程、系统实现等几个方面详细阐述了美家365网站网上商城检索系统的设计与实现过程。系统不仅满足了该网站的业务需求,还对类似的系统开发有一定的参考价值。     

一种中频雷达模拟器的设计

设计出了一种中频雷达模拟器的硬件,阐述了该模拟器总体组成和工作过程,以及各部分的组成和工作原理。该模拟器可以产生单脉冲体制下的一组固定目标的和、差模拟中频回波信号和动目标和、差模拟中频回波信号;可以在联机或独立2种工作状态下,产生常规脉冲、线性调频脉冲等多种雷达中频回波。该模拟器适用于相控阵雷达等多种新体制跟踪雷达的调试和训练。     

面向集群环境的虚拟化GPU计算平台

针对集群系统的多节点多GPU环境,提出一种新型虚拟化GPU计算平台。该平台实现对集群系统所有节点上GPU资源的统一抽象与管理,构建公共GPU资源池。原有GPU应用程序可以不经任何修改而迁移到虚拟化GPU计算平台,并具备访问资源池内任何GPU的能力,编程人员无需显式针对多节点多GPU应用展开MPI编程。应用程序摆脱了单个节点上GPU资源的限制,并具备无差别地访问集群系统中任何可用GPU资源的能力,能有效提高系统总体资源利用率以及吞吐量。采用流水化通信技术,实现对虚拟化GPU计算平台的运行时开销以及节点间数据传输延迟的隐藏。实验表明:与非流水化通信相比,系统总体数据传输延迟降低了50%~70%,具备与节点机本地数据传输等同的通信性能。      

保持颜色一致性的动态电磁环境绘制算法

针对电磁环境绘制的研究现状,提出了保持颜色一致性的动态电磁环境绘制算法。明确了绘制中的颜色一致性原则:同一数据值对应同一颜色,绘制图像序列中颜色变化与数据变化保持一致。在颜色一致性分析的基础上,对静态电磁环境的绘制方法进行了修改,使其能够在绘制动态电磁环境时保持颜色的一致性。必要时,颜色与数据值的对应关系可以交互调整或自动调整,以适应数据场的值域变化。实验表明,算法能够在保持颜色一致性的情况下绘制动态电磁环境,直观显示其变化情况,便于用户观察和理解。同时算法可并行执行,在统一计算设备架构下具有较高的执行效率,利于算法的使用。      

目标机动加速度的估计与导引律实现

研究了寻的末制导过程的制导信息获取问题,并在此基础上对导引规律的实现进行了 研究。针对末制导过程的非线性数学模型的特点,设计了高增益观测器,采用高增益反馈保 证观测误差的快速收敛,利用导弹导引头提供的信息,对导引规律中需要的视线转率和目标 机动加速度信息进行了估计,分析了观测器误差的收敛性。采用观测器方法进行制导信息的 估计,将目标机动看作外部扰动输入,因而不需要建立目标的机动模型或对目标机动的统计 特性进行假设。利用观测器获得的制导信息,对导引规律进行了实现,并证明了闭环制导回 路的稳定性。最后进行了数值仿真,并对仿真结果进行了分析,验证了文中得出的结论。     

环境减灾-1A卫星超光谱数据实时压缩编码器的设计

主要研究了超光谱干涉条纹图像的数据特点及其压缩方法,并以HJ-1A卫星型号为背景,提出了适合星上应用的压缩方法。文章对该算法进行了硬件语言的设计和硬件电路的实现,所设计的压缩编码器简单、可靠、实时性好,目前在轨工作稳定,数据压缩质量用户评价良好。     

LZMA压缩算法FPGA硬件实现

LZMA(Lempel Ziv Markov-chain Algorithm)无损压缩算法在进行数据压缩时速度慢且占用大量的CPU(Central Processing Unit)资源,不能满足实时系统的要求.在改进算法的基础上,采用FPGA(Field Programmable Gate Array)设计了一个LZMA压缩算法硬件加速电路.该电路由LZ77压缩控制器、区间编码控制器和数据读出控制器组成,采用数据乒乓结构、高性能并行匹配结构和流水线处理结构等多种方法提高了LZMA压缩算法的速度,在支持标准LZMA压缩文件格式的同时,将压缩速度提升到近125 Mb/s,相比基于软件的LZMA算法加速10倍,每个时钟处理的相对数据加速近200倍.最后通过基于Virtex-6 FPGA的ML605开发平台验证了硬件加速电路的正确性和可行性.