全文获取类型
收费全文 | 107篇 |
免费 | 13篇 |
国内免费 | 26篇 |
专业分类
航空 | 90篇 |
航天技术 | 22篇 |
综合类 | 5篇 |
航天 | 29篇 |
出版年
2023年 | 1篇 |
2022年 | 3篇 |
2021年 | 2篇 |
2020年 | 3篇 |
2019年 | 7篇 |
2018年 | 3篇 |
2017年 | 4篇 |
2016年 | 13篇 |
2015年 | 6篇 |
2014年 | 5篇 |
2013年 | 8篇 |
2012年 | 9篇 |
2011年 | 4篇 |
2010年 | 6篇 |
2009年 | 9篇 |
2008年 | 7篇 |
2007年 | 5篇 |
2006年 | 7篇 |
2005年 | 7篇 |
2004年 | 12篇 |
2003年 | 3篇 |
2002年 | 6篇 |
2001年 | 6篇 |
2000年 | 1篇 |
1999年 | 1篇 |
1998年 | 1篇 |
1997年 | 3篇 |
1996年 | 1篇 |
1992年 | 1篇 |
1991年 | 1篇 |
1989年 | 1篇 |
排序方式: 共有146条查询结果,搜索用时 390 毫秒
101.
针对精确制导武器末制导机器视觉技术应用需求,研究了基于卷积神经网络的、针对复杂背景及小目标的自主目标检测识别算法,并分别进行了网络性能评估和硬件资源需求定量评估。针对最优算法,提出了基于嵌入式受限资源下的高精度神经网络压缩算法,并对算法进行了普适性评估。基于GPU嵌入式平台,实现TensorRT路线网络优化,并在速度和精度两方面均衡考虑下,对裁剪与量化算法进行了详细实验验证。实验结果表明,高精度神经网络压缩算法在硬件资源受限条件下,可以有效提升推理速度,最终经算法优化后的网络结构,可以获得3倍以上的速度提升,网络精度损失小于5%。 相似文献
102.
103.
104.
105.
106.
107.
根据三维视景仿真系统的开发要求,利用软硬件相关知识,建立了一套软件与硬件结合的三维视景仿真开发平台,同时介绍了建立此平台所需的一系列开发软件和要求的硬件支持。着重分析了各个软件适用情况和硬件配置作用,以及根据项目选择合适的开发环境。此开发平台具有计算速度快,运行速度快,硬件平台体积小,软硬件结合灵活的优点。仿真试验得到的运行结果和预期目标的对比,表明此开发平台的设计是合理的,效果是达标的,并且对三维视景仿真系统的进一步开发具有一定的指导意义。 相似文献
108.
This paper presents a simple yet effective decoding for general quasi-cyclic low-density parity-check (QC-LDPC) codes, which not only achieves high hardware utility efficiency (HUE), but also brings about great memory block reduction without any performance degradation. The main idea is to split the check matrix into several row blocks, then to perform the improved message passing computations sequentially block by block. As the decoding algorithm improves, the sequential tie between the two-phase computations is broken, so that the two-phase computations can be overlapped which bring in high HUE. Two overlapping schemes are also presented, each of which suits a different situation. In addition, an efficient memory arrangement scheme is proposed to reduce the great memory block requirement of the LDPC decoder. As an example, for the 0.4 rate LDPC code selected from Chinese Digital TV Terrestrial Broadcasting (DTTB), our decoding saves over 80% memory blocks compared with the conventional decoding, and the decoder achieves 0.97 HUE. Finally, the 0.4 rate LDPC decoder is implemented on an FPGA device EP2S30 (speed grade -5). Using 8 row processing units, the decoder can achieve a maximum net throughput of 28.5 Mbps at 20 iterations. 相似文献
109.
基于EHW和RBT的电路故障自修复策略性能分析 总被引:1,自引:1,他引:0
在诸如深空、深海等特殊环境中的电子电路,传统的基于冗余容错技术提高电子系统可靠性的方法受到了很大程度的限制,进而基于硬件演化(EHW)的故障自修复策略开始被广泛研究。但是后者也存在一些弊端,如存在电路演化规模大、电路演化速度慢、故障修复能力有限等问题。因此,在前期工作中,提出了基于EHW和补偿平衡技术(RBT)的电路故障自修复策略。通过从故障自修复能力、故障修复速度、硬件资源消耗等角度对比分析,相比于常规的基于EHW的故障自修复策略,基于EHW和RBT的电路故障自修复策略的故障修复方法灵活、故障修复类型多,且能缩减电路演化规模、缩短电路演化时间、提高电路修复速度、硬件资源消耗可控,其可行性和有效性得到了论证,具有重要的工程应用价值。 相似文献
110.
应用设计过程的胚胎硬件细胞单元粒度优化方法 总被引:4,自引:0,他引:4
胚胎硬件的高可靠性主要由新颖的硬件体系和细胞电路结构来保障,缺乏应用设计过程的可靠性提高方法研究。分析了在应用设计过程中可调的胚胎硬件可靠性影响因素,针对细胞单元粒度不同会导致细胞面积变化从而影响细胞阵列可靠性的实际情况,对传统可靠性模型无法体现细胞面积变化的不足进行了改进,建立了新的可靠性模型。通过实例分析,总结出不同细胞单元粒度情况下的细胞阵列可靠性变化规律,进而给出细胞单元粒度优化选择方法,设计者基于该方法不需设计完整电路就能确定自身设计能力范围内获得最大可靠性的细胞单元粒度。 相似文献