全文获取类型
收费全文 | 268篇 |
免费 | 43篇 |
国内免费 | 35篇 |
专业分类
航空 | 182篇 |
航天技术 | 78篇 |
综合类 | 30篇 |
航天 | 56篇 |
出版年
2024年 | 1篇 |
2023年 | 5篇 |
2022年 | 13篇 |
2021年 | 12篇 |
2020年 | 13篇 |
2019年 | 12篇 |
2018年 | 11篇 |
2017年 | 9篇 |
2016年 | 25篇 |
2015年 | 12篇 |
2014年 | 22篇 |
2013年 | 11篇 |
2012年 | 18篇 |
2011年 | 18篇 |
2010年 | 12篇 |
2009年 | 15篇 |
2008年 | 20篇 |
2007年 | 22篇 |
2006年 | 15篇 |
2005年 | 12篇 |
2004年 | 13篇 |
2003年 | 14篇 |
2002年 | 12篇 |
2001年 | 4篇 |
2000年 | 4篇 |
1999年 | 3篇 |
1998年 | 9篇 |
1996年 | 3篇 |
1993年 | 1篇 |
1991年 | 1篇 |
1990年 | 1篇 |
1989年 | 3篇 |
排序方式: 共有346条查询结果,搜索用时 312 毫秒
51.
战斗机电子战系统提供的态势感知、无源攻击引导、电子对抗和主动隐身等作战能力可以极大提升飞机的生存力和杀伤力。为满足电子战系统越来越高的新质作战能力要求、作战对象快速能力提升、贴近实战的作战样式和作战环境不断变化带来的新要求、适应不同战斗机平台及航电任务系统要求等需求,追求高质量和敏捷开发模式,电子战系统架构必须精心设计。采用系统工程方法,按照能力视图、作战视图、系统视图和技术视图对需求和技术进行了迭代研究,基于灵活数字处理算法支持不同战法、全域综合共用、以快应变和以柔制变等顶层设计思想,从全数字化处理、综合化、可扩展和开放式等多个视角论证了电子战系统架构设计需求,并给出了核心设计要点和方案。战斗机电子战系统架构在大量实践中得到验证,效果良好,能够满足作战使用需求,对下一代战斗机电子系统的研究具有借鉴意义。 相似文献
52.
53.
54.
时间触发机制可以近一步提高航空电子全双工交换式以太网(AFDX,Avionics Full Duplex Switched Ethernet)的确定性,保障时间关键消息具有完全的时间确定性.将时间触发机制引入了AFDX网络,设计了时间触发ADFX网络(TTAFDX,Time-Triggered AFDX)的体系结构,包括协议栈、虚拟链路类型、端系统调度、交换机调度、透明通信机制和降级通信机制,并且设计了端系统和交换机的时刻调度算法.对TTAFDX网络从理论和仿真实验两方面进行了分析,验证了TTAFDX网络对时间关键消息的完全时间确定性的保障. 相似文献
55.
56.
57.
58.
无人作战飞机自主控制分级递阶控制结构 总被引:2,自引:0,他引:2
把智能控制领域的分级递阶控制结构应用于无人作战飞机(UAV)自主控制的结构设计,根据"精度随智能降低而提高(IPDI)"的原则,把该控制系统分为3个层次:执行级、协调级和组织级。执行级完成高精度的局部控制任务;协调级产生航迹及导航信号,并对子系统的工作进行协调;组织级提供决策支持。提出了通过内外回路的方法来实现整个控制系统的硬件。根据每一级的功能需求,提炼出在多任务模式下各级的关键技术,进行了模块化分解,并分析了它们之间的逻辑关系。重点阐述了协调级和组织级的约束条件及实现过程。 相似文献
59.
基于反射的分布交互仿真软件框架 总被引:4,自引:1,他引:4
软件框架需要在领域内不同的应用环境中使用,因此框架的适应性是其非常重要的质量属性.将反射技术引入建模与仿真领域,通过将支持大规模分布交互仿真系统开发的软件框架进行体系结构级的反射,解决了系统结构动态演化和运行时扩展问题;通过对仿真模型进行组件或对象级的反射,解决了模型的动态表示和行为演化问题.通过将反射塔构造为一个数据仓库对反射模型进行集中管理和统一接口访问,使系统在体系结构模式上表现为以数据仓库为中心,改善了反射系统的安全性,同时提出了一种新的基于反射数据库的软件设计模式.利用RTI的服务去维护分布的仿真节点的反射数据库,简化了系统的实现,同时也封装了RTI,从而构造了一个比HLA更高级和友好的分布计算和仿真环境,为仿真应用系统的快速开发提供了强有力的支持. 相似文献
60.
针对可变尺寸块运动估计(VBSME,Variable Block-Size Motion Estimation)的硬件结构在现场可编程门阵列(FPGA, Field Programmable Gate Array)上实现时消耗资源多且速度慢的问题,提出了一种面积和速度优化的VBSME硬件结构.其中,绝对差累加和(SAD,Sum of Absolute Differences)的计算采用基于随机存储器(RAM,Random Access Memory)的累加计算方式,比基于寄存器合并的方式节省了面积并增加了速度;通过采用脉动比较链而非总线结构,增强了多个SAD值的比较能力,并能高效地实现对部分差排除算法(PDE,Partial Difference Elimination)的支持.基于Virtex-II型FPGA器件,本结构消耗了2261个slice,时钟频率达到164MHz,在搜索窗口为16×16时可实时处理标清格式的视频.与同类设计相比,设计的面积可减少77%,速度增加218%,FPGA的硬件效率显著提升. 相似文献