基于Linux军用TCP/IP协议栈设计与实现

提出一种在嵌入式Linux操作系统上运行TCP/IP协议的解决方案。介绍了Linux内核,在此基础上结合嵌入式系统特点,对TCP/IP协议栈进行简化,提出总协议栈的体设计。根据军用通讯要求着重讨论了网络协议的安全问题,参考现在通用的网络安全模式PGP,对TCP/IP协议栈进行修改,主要是在应用层中加入了加密、认证以及密钥分配过程。加密过程采用DES和RSA组合算法,保证其安全性、可行性以及时效性。     

航天飞机发射倒计时

在肯尼迪航天中心发射场,有一个历史悠久的倒计时钟,它自1968年阿波罗计划开始一直服役至今,每次都出现在航天飞机点火升空前的画面中。它使用老式白炽灯泡打出数字轮廓,如今已饱经风霜,全身有明显的磨损痕迹。用现在流行的一句话来说:"用倒计时来倒计时",经历过成功和悲剧,     

基于UKF的FADS/INS融合大气数据估计

针对飞行器在高速飞行时受气流干扰、惯性数据易发散等问题,从传感器数据融合角度出发,提出了通过无迹卡尔曼滤波(UKF)融合嵌入式大气数据观测系统(FADS)和惯性导航系统(INS)估计飞行器实时大气数据的算法。算法使用高维度非线性方程对惯性系统和大气系统间的关系建模,结合FADS与INS的数据,计算飞行器速度和高度,进而估算出攻角、侧滑角等参数。实验结果显示,与INS直接解算、扩展卡尔曼滤波(EKF)融合等原有估计方法相比,文章所述的算法在估计精度和系统稳定性方面均有所提高。     

利用Rhapsody进行UML串口通信的设计与实现

针对嵌入式系统下串口通信,引入I-Logix公司的Rhapsody开发工具和UML（统一建模语言）,采用流行的软件开发模式,设计并实现了嵌入式系统下的串口通信。通过嵌入式串口实例的实现,阐述了UML的建模、设计和验证的可视化的开发方法,解决了嵌入式系统下基于UML模式的串口开发问题,对于UML模式的嵌入式系统开发具有重要的参考价值。     

基于振动传递符号有向图的齿轮箱嵌入式传感器优化配置模型与算法

针对嵌入式条件下振动信号的采集方式、传递路径与传统方式不同的特点,采用有限元仿真方法,分析了嵌入式传感下齿轮箱故障振动的传递特性,在此基础上建立了基于故障振动传递符号有向图的优化配置模型,并研究了基于粒子群优化的求解算法.案例仿真结果验证了上述方法的有效性,为在齿轮箱内部合理嵌入传感器提供了一种可行途径.      

U-Boot的分析及其在PXA270上的移植

Bootloader是嵌入式系统开发的一个重要环节,它把操作系统和硬件平台衔接起来,对嵌入式系统后继软件开发十分重要.U-Boot是一个功能十分强大的Bootloader开发软件.尽管U-Boot支持大部分主流体系结构和操作系统,但是要将其运行在一个全新的硬件开发板上还是需要进行大量的修正.对U-Boot的结构及运行的流程进行了详细的分析,并根据以PXA270为核心的XSBase270实验平台的具体硬件配置情况,将U-Boot1.3.0-rc2移植到此实验平台.最后对实验结果进行了测试,目前,U-Boot可以成功从FLASH启动,并最终实现了引导Linux操作系统内核启动的功能.     

基于嵌入式的水下航行器导航系统设计

设计了以PC104工控计算机为硬件、μC/OS-Ⅱ实时操作系统为软件平台的水下航行器(AUV)导航系统,给出了导航系统的工作原理及基本硬件组成,实现了μC/OS-Ⅱ操作系统在PC104上的移植,介绍了导航软件模块化的设计方案,分析了基于μC/OS-Ⅱ的导航软件的任务划分、任务设计和任务通信等技术要点.该方案能很好地满足系统对实时性的要求,同时能大大降低了开发难度,提高了可读性和可维护性.     

FADS压力传感器延迟补偿

嵌入式大气数据传感器系统通过在飞行器各部位的压力传感器阵进行工作,当大气密度较低时,压力传感器延迟时间过长,致使FADS测量精度减低,甚至无法正常工作.通过对压力传感器延迟产生的机理进行分析,提出相位超前校正网络延迟补偿的方法,合理选取超前校正网络参数,并适当减小连接压力传感器与机体表面的细管长度,可以有效减小传感器延迟,使FADS的可使用空域由35km增大到60km.相位超前校正网络延迟补偿方法具有效果明显且易于工程实现的优点.     

一种风洞现场总线技术的研究与实现

主要目的是对现场总线技术的核心技术计算机技术进行研究,使得不同于传统测控技术的现场总线技术可以应用于风洞试验中.首先设计出了一套基于以太网的风洞现场总线方案;研究了嵌入式Linux实时操作系统、PCI板卡及其驱动程序、异种操作系统网络互连的基本原理和实现技术.通过对以上几种计算机技术的研究,实现了现场总线技术在风洞中的应用.     

具有SDRAM容错和检错功能的PowerPC 高性能处理单元设计

介绍一款PowerPC架构的高性能嵌入式处理单元设计.利用PowerPC体系结构内建的差错检测和报告机制,采用CPLD设计和实现了三模冗余(TMR)SDRAM存储器模块,不但提供高速存储器的容错能力,还具有差错检测能力,提高了处理单元的可靠性.介绍一个分布式容错计算机的实例,并分析了该方案的优点.