基于FPGA的移动通信衰落信道的建模与实现

介绍了一种基于现场可编程逻辑阵列器件(FPGA)的中频移动通信衰落信道模拟系统设计方案,它可以模拟在地面环境下的移动通信传播特性.该系统可以在实验室条件下评估移动通信终端的性能.利用FPGA作为数字信号处理平台来实现可调的衰落带宽以及多径延时.介绍了一个模拟最多三个不同传播路径的典型多径效应模型,通过增加相同的单元数目可以实现更多路径的模拟.该通道衰落模拟系统专为速度达到120km/h以及多径时延达到9μs的移动单元设计.     

SRAM型FPGA的抗SEU方法研究

通过分析静态随机访问存储器(Static Random Access Memorg,SRAM)型现场可编程门阵列(Field Programable Gate Array,FPGA)遭受空间单粒子翻转(SEU)效应的影响,并比较几种常见的抗SEU技术:三模冗余(Triple Module Redwcdancy,TMR)、纠错码(Error Correction Code,ECC)和擦洗(Scrubbing),提出了一种硬件、时间冗余相结合的基于双模块冗余比较的抗SEU设计方法。在FPGA平台上对线性反馈移位寄存器(Linear Feedback Shift Register,LFSR)逻辑进行软件仿真的抗SEU验证实现,将各种容错设计方法实现后获得的实验数据进行分析比较。结果表明,64阶LFSR的抗SEU容错开销与基于硬件的TMR方法相比,可以节省92%的冗余逻辑资源;与基于时间的TMR相比,附加时间延迟缩短26%。     

电离层综合探测器数据采集处理单元设计研究

电离层综合探测器(CDI)是一种面向快速响应航天器平台、用于原位综合探测电离层等离子体及未完全电离中性气体的新概念空间环境探测仪器, 实现了对常规平板朗缪尔探针、阻滞势分析器和离子阱质量分析器的小型化、一体化设计与集成. 本文基于USB2.0接口和FPGA (Field-Programmable Gate Array)技术, 选用高集成度的COTS (Commercial-Off-The-Shelf)器件, 对CDI多通道数据采集处理单元的系统方案和硬件设计进行研究, 并对FPGA的逻辑资源利用情况和Fusion器件内部ADC采样以及FIFO (First Input First Output)读写时序进行了仿真和分析.      

一种基于人工免疫系统的FPGA容错方法

通过对人工免疫系统容错性的分析和研究,提出了将人工免疫系统应用于硬件容错的4个条件.在此基础上设计了一种仿照人体细胞结构的新型FPGA可编程逻辑单元和一种基于人工免疫系统的容错方法.最后通过实验模拟故障的方法对该设计和容错方案的正确性和有效性进行了验证.     

基于多DSP技术的SSR实时信号处理机

以4片数字信号处理器(DSP)和2片现场可编程逻辑阵列器件(FPGA)为核心处理器,设计 实现了二次监视雷达SSR(Secondary Surveillance Radar)实时信号处理机.该系统基于2 块DSP+FPGA模式的实时信号处理板,实现了对原始二次监视雷达应答信号的各种处理:反同 步窜 扰处理,反非同步窜扰处理,计算目标的方位、距离,进行目标的高度、代号解码以及实时 产生航管询问编码,并生成各种信息的统计报告.      

基于FPGA的小型化太阳敏感器图像采集与处理方法

介绍一种适用于小型化太阳敏感器图像数据采集及处理系统的实现方法.系统设计使用了抗辐射加固COMS APS图像传感器芯片和现场可编程门阵列(FPGA),利用FPGA实现了对图像传感器芯片的控制和对图像数据的检测、采集、缓冲、预处理以及传输,同时协调系统各部分的工作.最后,给出了这种小型化太阳敏感器的标定结果,试验结果表明各项指标可以基本达到国际航天同类产品设计水平.     

永磁无刷直流陀螺电机锁相稳速控制研究

为满足航天液浮陀螺用无位置传感器永磁无刷直流电机作为驱动电机的新需求,提出一种新的基于可编程逻辑器件和专用驱动芯片ML4411的永磁无刷直流陀螺电机稳速控制系统.采用芯片ML4411实现陀螺电机控制系统的反电势检测、换相和功率驱动,并使用复杂可编程逻辑器件作为控制处理器,实现电机的启动、转速给定.为保证系统稳定可靠,设计了两级锁相环路控制方案.该控制系统在陀螺电机调速控制试验中满足了陀螺的性能要求,为液浮陀螺性能的提高提供了一种有效手段.     

一种基于PC和FPGA的通用中频雷达回波模拟器

提出了一种通用雷达回波模拟器硬件系统. 该模拟器系统以FPGA为核心器件,基于这种器件技术的强大功能和灵活性, 使得该模拟器与传统模拟器相比,具有可扩展、可编程和可升级的特性. 所开发的雷达回波模拟器经过测试,其性能指标满足应用要求.      

基于嵌入式FPGA加速ORB算法的遥感影像配准方法

卫星上计算资源有限，星载嵌入式处理器处理遥感影像的配准时通常需要很长的时间。可编程逻辑门阵列（FPGA）利用其内部可编程器件可用于加速图像处理。提出了一种基于Xilinx公司的ZYNQ芯片加速ORB算法的遥感影像配准方法，可用于3000×3000像素尺寸的卫星图像配准，缩短了计算耗时，提升了ORB算法的计算能效比。利用FPGA能够实现真正的并行计算电路，实现ORB算法多支路单层流水线的并行计算结构。采用软硬件结合的方法实现架构，能够处理不同分辨率的图像，可灵活配置特征点的数量。基于设计的加速ORB配准方法，获得了较高准确率。与软件实现相比,OVS-1A遥感影像偏移精度损失低于0.05个像元;GF.4遥感影像偏移精度损失小于0.9个像元。将ORB配准算法流程应用在ZYNQ7020上，耗时减少了57.50%。     

星用SRAM型FPGA的故障模式分析和容错方法研究

静态存储器（SRAM,static random access memory）型现场可编程门阵列（FPGA,field programmable gate array）是一种对空间辐射效应较为敏感的航天器电子元器件。由于其特有的构造和工作方式,单粒子辐射效应对SRAM型FPGA造成的影响及其引起的故障模式有着区别于一般电子元器件的特征。为了提高SRAM型FPGA在空间应用中的可靠性,以该类型FPGA的主流器件作为研究对象,深入分析了FPGA在空间应用中的各种故障模式,研究了相应的各种容错方法。研究表明,通过采取适当的FPGA容错方法,能够有效降低SRAM型FPGA因空间辐射而发生故障的可能性。     

面向空间应用高可靠图像数传设备的设计与实现

针对空间高速图像数传任务需求, 设计并实现了一种采用SpaceWire总线传输协议的高速图像数传设备. 该设备的硬件以FPGA为控制核心, 完成对SpaceWire协议芯片的初始化配置、收发数据包处理、中断和异常状态处理等操作. 重点阐述了FPGA的可靠性设计, 包括状态机设计、异步时钟域设计和数据包传输与链路错误的恢复设计. 测试表明该设备能够稳定可靠地实现140 Mbit/s的图像数据传输, 对于链路的突发错误在一定时间内具有错误数据恢复能力, 能够有效保证传输数据的正确性和稳定性.      

星载软件无线电平台及其单粒子效应研究方法

结合国内外研究进展,介绍了软件无线电技术在星载设备中的应用,给出了一种星载软件无线电平台的结构.针对单粒子效应对星载软件无线电平台可靠性影响,提出了一种软件无线电平台对抗单粒子效应的设计与验证方法,并给出了针对该平台中FPGA和DSP的故障注入方法.这种抗单粒子效应的研究方法和故障注入方法代价低、设计灵活,在某卫星星载多用户扩频接收机的可靠性设计过程中得到了验证和实施,使低等级高性能器件在星载信号处理平台中的应用成为可能.      

微小卫星数据存储器单粒子作用的检测及纠错

因为辐射导致的单粒子翻转效应（SEU）,使得微小卫星星上存储器在太空运行时其内容可能出现小概率错误,这种错误会影响计算机系统的运行和关键数据。文章阐述了“清华一号”微小卫星数据处理系统对SEU的纠错方法,分别介绍了实现（12,8）和（39,32）的汉明码纠错设计和基于FPGA的三模块冗余纠错编码方法,并分析了这些方法的工作原理和过程。     

卫星用光纤陀螺三轴组合的关键技术

研究了空间环境对光纤陀螺各项指标的影响,设计了一种新颖的卫星用光纤陀螺三轴组合.针对空间辐射、温度循环和真空环境对光纤陀螺的影响进行了模拟实验,通过分析实验数据得到了空间环境对光纤陀螺主要参数的影响机理.利用最小二乘滤波的方法建立了偏置误差模型,利用查表法建立了标度因数误差模型,并用现场可编程门阵列(FPGA)实时进行零偏和标度因数补偿,补偿后陀螺输出零偏稳定性为0.1(°)/h.同时详细分析了陀螺在空间低角速度环境下产生死区的原因,并利用周期相位扰动调制的方法消除了死区.在卫星用光纤陀螺三轴组合的设计中,实现了光源复用和冗余、空间主动和被动防护措施、在轨故障诊断等技术.      

SRAM型FPGA单粒子翻转效应加固方法

应用重离子加速器和皮秒脉冲激光器开展Virtex-Ⅱ FPGA（Field Programmable Gate Array）单粒子效应加固方法有效性研究.实验结果表明,同时应用三模冗余和动态刷新加固方法能够完全纠正单粒子效应产生的功能错误.实验获得数据加密算法在不同单粒子效应加固方法下功能错误截面,发现少量的存储位翻转就可以导致程序功能错误;程序功能对存储位翻转较敏感.分析Virtex-Ⅱ FPGA不同加固方法在不同卫星轨道的有效性,同时应用动态刷新和三模冗余加固方法,可以完全校正由于存储位翻转造成的功能错误.重离子加速器和脉冲激光器实验结果同时表明,脉冲激光可以模拟重离子加速器研究单粒子效应加固方法有效性.     

一种面向航天器综合电子的ASIC芯片设计

航天器综合电子系统通用功能集成并芯片化是目前航天器电子系统的发展趋势. 针对中国航天器电子系统小型化、综合化的应用需求,提出一种面向航天器综合电子的ASIC芯片设计方案,分析了ASIC芯片设计中的关键技术,包括芯片系统工作模式、IP核的开发应用、可靠性和低功耗设计,1553B简易终端控制模式是芯片的技术特色和典型应用. ASIC芯片的功能设计、系统仿真验证、FPGA验证和物理设计均已完成,进入流片状态. 芯片的FPGA验证结果证明了芯片设计的有效性和可靠性. ASIC芯片旨在达到国军标548S的要求,应用场景是航天器内数据总线接口单元和遥测遥控.      

CCSDS-RS(255,223)码高速译码器的硬件实现研究

研究了空间通信用高速Reed-Solomon(255,223)码硬判决译码器的FPGA实现方法,提出一种新的纠错算法实现结构以最大程度提高译码器性能。设计中采用RiBM算法求解关键方程,并通过应用高速比特并行乘法器以及流水线和并行处理方法提高译码通过率。综合和测试验证结果显示,该译码器译码通过速率为1.7Gbit/s,译码延迟为296个时钟周期,优于目前同类型的RS译码器性能指标。     

Design of an FPGA-based electronic flow regulator (EFR) for spacecraft propulsion system

This paper describes a scheme for electronically regulating the flow of propellant to the thruster from a high-pressure storage tank used in spacecraft application. Precise flow delivery of propellant to thrusters ensures propulsion system operation at best efficiency by maximizing the propellant and power utilization for the mission. The proposed field programmable gate array (FPGA) based electronic flow regulator (EFR) is used to ensure precise flow of propellant to the thrusters from a high-pressure storage tank used in spacecraft application. This paper presents hardware and software design of electronic flow regulator and implementation of the regulation logic onto an FPGA.     

一种适用于空间应用的高速调制系统的设计和实现

为了适应空间科学技术的发展, 满足空间科学应用系统的数据传输速率、多进制数字调制方式以及实现调制体制灵活性的要求, 提出了一种适用于空间应用的高速调制系统的设计与实现方案. 该方案采用了基于FPGA和DAC的通信调制技术, 可在硬件设计不变的情况下, 实现QPSK, 8 PSK和16 QAM等多种调制方式下的高速数据传输. 分析了高速调制在硬件实现上的技术难点, 解决了高频率高精度同步时钟生成、高速数据转换、宽带调制等技术问题. 实测表明, 在载频为2 GHz时, 该调制系统在8PSK调制下速率可达750 Mbit/s, 且调制信号的矢量幅度误差(EVM)仅为3.3 %.      

空间科学任务协同设计过程优化

为了对概念设计阶段空间科学任务协同设计过程进行合理规划, 减少设计反馈, 降低系统耦合度, 提出了设计结构矩阵(DSM)过程建模和遗传算法(GA) 过程优化算法. 该方法采用DSM对空间科学任务设计活动序列进行建模, 通过DSM描述设计活动间的信息依赖关系, DSM上三角之和代表该设计活动序列设计反馈次数; 将 DSM对应的设计活动序列视为染色体, 采用GA进行序列优化, 最小化设计反馈次数. 通过过程优化算法获取最佳设计活动序列, 优化设计过程, 降低系统耦合度. 空间科学任务实例分析结果表明, 该方法能够有效应用于空间科学任务协同设计的过程建模和过程优化, 指导设计过程的制定.