胚胎电子细胞剩余码/berger码联合编码自检方法

为了更好地实现胚胎电路的自检需求，针对地址产生模块和输入输出模块，基于基本逻辑和算术运算中操作数和结果数之间的剩余码和berger码关系，对胚胎电子细胞输入输出等价运算的构建进行了讨论分析。通过剩余码检测单个故障，berger码检测多位单向故障，设计了一种剩余码/berger码联合编码的胚胎电子细胞自检方法。给出了所提方法的流程和实现方法，分析了基于所提方法设计的胚胎电子细胞的故障检测率、自检模块自检率和硬件资源消耗。以时序逻辑电路为目标电路进行了仿真实验，验证了所提方法对胚胎电子细胞各模块的检测能力和对检测模块的自检能力。      

胚胎电子细胞中基因备份数目优选方法

分析现有胚胎电子细胞基因存储结构的基础上,考虑基因备份数目对自修复过程的影响,建立了可靠性模型;并根据存储结构的具体实现方式,建立了硬件消耗模型。以可靠性模型和硬件消耗模型为基础,通过分析可靠性、硬件消耗与基因备份数目间的关系,提出了一种基因备份数目优选方法。该方法根据目标电路的可靠性、硬件消耗设计要求,选择兼顾系统可靠性、硬件消耗的基因存储方式、基因备份数目及胚胎电子阵列规模,具有工程应用价值。通过某电路的基因备份数目的选择,对该方法进行了验证。      

最优故障检测滤波器设计

针对执行机构故障研究检测滤波器对噪声的鲁棒性问题。首先利用特征结构配置方法研究多故障情况下检测滤波器的设计问题,并给出其增益矩阵的基本结构,然后针对过程噪声和测量噪声研究最优故障检测滤波器的设计问题,提出求解最优增益矩阵的一种算法,最后采用某型号飞机方程进行仿真验证。仿真结果表明,最优故障检测滤波器可以有效的抑制噪声对系统的影响。     

一种基于人工免疫系统的FPGA容错方法

通过对人工免疫系统容错性的分析和研究,提出了将人工免疫系统应用于硬件容错的4个条件.在此基础上设计了一种仿照人体细胞结构的新型FPGA可编程逻辑单元和一种基于人工免疫系统的容错方法.最后通过实验模拟故障的方法对该设计和容错方案的正确性和有效性进行了验证.     

基于EHW和RBT的电路故障自修复策略性能分析

在诸如深空、深海等特殊环境中的电子电路,传统的基于冗余容错技术提高电子系统可靠性的方法受到了很大程度的限制,进而基于硬件演化（EHW）的故障自修复策略开始被广泛研究。但是后者也存在一些弊端,如存在电路演化规模大、电路演化速度慢、故障修复能力有限等问题。因此,在前期工作中,提出了基于EHW和补偿平衡技术（RBT）的电路故障自修复策略。通过从故障自修复能力、故障修复速度、硬件资源消耗等角度对比分析,相比于常规的基于EHW的故障自修复策略,基于EHW和RBT的电路故障自修复策略的故障修复方法灵活、故障修复类型多,且能缩减电路演化规模、缩短电路演化时间、提高电路修复速度、硬件资源消耗可控,其可行性和有效性得到了论证,具有重要的工程应用价值。      

基于FPGA的低复杂度快速SIFT特征提取

尺度不变特征变换（SIFT）算法具有优良的鲁棒性,在计算机视觉领域得到广泛应用。针对SIFT算法高计算复杂度而导致其在CPU上运行实时性低的问题,基于现场可编程门阵列（FPGA）设计了一种低复杂度的快速SIFT硬件架构,主要对算法的特征描述符提取部分进行优化。通过降低梯度信息（包括梯度幅值和梯度方向）的位宽、优化高斯权重系数的产生、简化三线性插值系数的计算和简化梯度幅值直方图索引的求解等方法,避免了指数、三角函数和乘法等复杂计算,降低了硬件设计复杂度和硬件资源消耗。实验结果显示,提出的低复杂度快速SIFT硬件架构,与软件相比,可以获得约200倍的加速;与相关研究相比,速度提高了3倍,特征描述符稳定性提高了18%以上。      

基于深度学习的焊缝PAUT数据智能化分析方法

超声相控阵检测技术(PAUT)凭借其突出的技术优势被广泛应用在船舶、铁路、石油石化和航空航天等诸多领域。在焊缝超声相控阵检测(PAUT)中，对检测数据缺陷的识别定位目前多采用传统的人工判读方式，判读效率较低，对检测人员的判读经验有较高要求，难以满足自动化超声检测的要求。基于深度学习中的目标检测和跟踪算法构建智能识别模型，通过对焊缝超声相控阵检测的S、B扫图特征进行融合，并结合焊缝的三维结构信息，识别并定位出缺陷在焊缝中的三维空间位置。实验结果显示: 缺陷框的平均三维IOU(预测三维缺陷框和实际三维缺陷框的平均交并比)达到0.644 9，较为接近缺陷的真实空间位置，可以实现焊缝超声相控阵检测成像结果智能识别和定位。      

基于压缩感知的近距离电磁辐射源定位方法

提出了一种近距离电磁辐射源定位方法,针对常规多通道阵列系统复杂、硬件成本高、体积大等弊端,提出单天线单通道运动虚拟阵列系统,实现近场定位功能。在此基础上,提出利用辐射源在被测区域空间位置上的稀疏性,采用不驻停运动采样,并结合压缩感知算法,用较少的采样数据重构计算得到辐射源数量与位置。在保证定位精度的前提下减少了采样数据量,并消除了阵元多次采样的时间延迟可能造成的误差影响。经过仿真验证了方法的可行性后,设计了用于实际测试的系统并进行实验,取得了良好的效果。     

一种图像缩放算法的SoC协同加速设计方法

针对无人机自主着陆的跑道检测、识别、跟踪等视觉算法中需要对大量图像进行缩放处理以便后续计算,但又对实时性要求比较高的情况,根据输入输出像素点的映射关系提出了一种适用于硬件加速的图像缩放算法,简化算法结构的同时利用现场可编程门阵列进行模块硬件功能的设计对算法加速,并采用软硬件协同的体系结构搭建实时图像处理系统。实验结果表明,该缩放算法处理精度高、耗时少,且用硬件逻辑实现后,可以进一步提速171倍,硬化后的系统可以通过摄像头获取图像数据,实时处理后在显示器中显示,达到30帧/s的处理速度,可以应用于实时性要求较高的图像处理算法中。