基于多DSP技术的SSR实时信号处理机

以4片数字信号处理器(DSP)和2片现场可编程逻辑阵列器件(FPGA)为核心处理器,设计 实现了二次监视雷达SSR(Secondary Surveillance Radar)实时信号处理机.该系统基于2 块DSP+FPGA模式的实时信号处理板,实现了对原始二次监视雷达应答信号的各种处理:反同 步窜 扰处理,反非同步窜扰处理,计算目标的方位、距离,进行目标的高度、代号解码以及实时 产生航管询问编码,并生成各种信息的统计报告.      

图像压缩系统设计

对基于FPGA+DSP架构的图像压缩系统进行了介绍，描述了其系统结构、原理及实现。根据实际需求,采用FPGA+DSP的系统架构设计了一种高性能的图像实时压缩装置，并对系统硬件电路、软件、结构等方面进行了优化设计，实现了飞行试验环境条件下多路视频的采集、压缩、传输、按时序切换等功能，具有处理延时小、功耗低、环境适应性好等特点，并通过了高低温、振动冲击、电磁兼容等多项环境试验考核，具有较高的应用价值。     

激光位移传感器高速数据采集与处理系统设计

介绍了基于FPGA和单片机的激光位移传感器高速数据采集与处理系统的工作原理与软硬件设计,该系统采用FPGA作为核心控制器,主要完成A/D转换时钟控制、CCD像点位置提取、数据缓冲异步FIFO三部分功能。单片机负责键控、显示以及系统协调。这种基于FPGA和单片机的同步采集、实时读取采集数据的方案,可以提高系统采集和传输的速度。该硬件电路结构简单、成本低廉、可靠性高、功耗较低,满足了实际应用中的要求。     

图像压缩系统设计

对基于FPGA+DSP架构的图像压缩系统进行了介绍,描述了其系统结构、原理及实现。根据实际需求,采用FPGA+DSP的系统架构设计了一种高性能的图像实时压缩装置,并对系统硬件电路、软件、结构等方面进行了优化设计,实现了飞行试验环境条件下多路视频的采集、压缩、传输、按时序切换等功能,具有处理延时小、功耗低、环境适应性好等特点,并通过了高低温、振动冲击、电磁兼容等多项环境试验考核,具有较高的应用价值。     

基于DSP和FPGA技术的细胞图像采集系统设计

细胞学研究领域中需要对大量细胞的生长情况进行长期的在线跟踪、记录和分析,针对细胞图像采集和处理中的数据量大、采样频率高、运算复杂等问题,设计了一种新颖的细胞图像采集系统,讨论了DSP(Digital Signal Processor)处理系统和FPGA(Field Programmable Gate Arrays)逻辑控制系统设计中的关键技术问题,以及JPEG图像压缩算法的实现问题.系统主要由视频解码芯片、FPGA以及DSP等组成,具有功能集成、结构简单、编程灵活的特点,能够实现对大量细胞进行长期观测记录的图像采集,以及后期图像数据处理的功能.      

变码长图像编码数据实时解码器的设计与实现

给出了基于空间得采样图像压缩方法实时解码器的设计与实现。解码器的设计针对压缩编码算法的多模式处理及变码长的特点，找到一套简单有效的措施，实现了有非匀速环节的解码算法，设计中通过灵活的数据并串相互转换很好的控制了解码过程的变码长、非匀速问题，同时精细的并行流水线结构和高效的算术运算设计为提高解码器的速度性能，为高速下实现实时解码提供了保证。最终基于FPGA实现的解码器工作速度可达264Mbit/s。     

视觉检测中高速图像采集技术的研究

利用视频输入处理器(SAA7111)和现场可编程门阵列(FPGA),采用全硬件方式和两帧轮换存储方式设计实现了图像采集系统、计算机以及前端硬件处理系统之间的相互接口,使得视觉检测中视觉传感器能够同时进行图像采集和低级图像处理.     

一种面向矢量视频处理器的并行存储结构

视频编解码算法不仅复杂度非常高,对数据存储需要密集的矢量化访问.针对这一问题提出了一种线性斜移结构的二维存储方案,支持任意行或任意列的单指令存取,与SIMD(Simple Instruction Multiple Data)结构的矢量处理器相结合,能够成倍的加速视频计算的执行效率.给出了该方案的地址计算逻辑和存储结构,精简的地址计算逻辑和数据重排逻辑构成了视频处理器的矢量地址产生单元,解决了数据重排的高延迟和高复杂度问题.结合H.264视频编码标准对这一结构的性能进行了分析和对比,对该编码标准中的运动估计,分像素插值和去块效应滤波这3个计算复杂度最高的模块在该结构下的执行效率进行了分析和对比.      

机载图像无损/近无损压缩方案及其FPGA实现

根据机载图像压缩和传输的特点,在改进JPEG-LS算法基础上,设计了一种有效的图像无损/近无损压缩方案.该方案由去相关处理、熵编码及压缩位率控制三部分组成.去相关处理部分解决了JPEG-LS预测模型本身的误码扩散问题,熵编码部分使用快速有效的Golomb熵编码器完成对预测误差的编码,同时解决了机载应用中数据传输率恒定条件下压缩码率的控制问题.对压缩算法现场可编程门阵列(FPGA)设计中的一些关键问题也给出了有效的解决途径,从而形成了一套完整、可行的机载图像压缩解决方案.最后通过FPGA实现和验证了压缩方案及逻辑设计的正确性和可行性.      

图像数据实时压缩技术研究

提出一种基于多模式自适应压缩算法的图像实时压缩技术,以此技术为基础,利用硬件设计描述语言VHDL和现场可编程序门阵列FPGA,设计成功系统专用集成芯片,以此芯片为核心,构成图像数据实时压缩系统.该系统采用阵列式处理与流水方式工作相结合的组织结构,数据处理速度与系统容量具有良好的可扩充性.系统单路数据处理速度为100Mbit/s,数据压缩比动态可调,图像恢复精度优于JPEG.本系统体积小、重量轻、功耗低、性能稳定可靠,适用于各种256级灰度图像.      

嵌入式红外视频数字录像机的设计与实现

设计并实现了嵌入式红外视频数字录像机.它基于PC/104Plus体系结构,实现了PCI数据传输,在FPGA(Field-Programmable Gate Array)的控制下、使用2个存储单元轮换存储方式硬件化地实现了红外视频采集与数据传输、红外视频播放与数据传输的并行操作.该录像机人机界面友好,文件管理完善.      

光学捷联基准导航计算机设计与实现

为满足当前光学捷联基准解算精度高、低功耗、小型化的需求，设计了一种基于现场可编程门阵列（FPGA）和数字信号处理器（DSP）为核心的嵌入式导航计算机。对导航计算机（ENC）硬件设计进行了阐述，并重点研究了导航计算机信息处理模块（MPM）和数据采集通信模块（DCM）的协同使用，充分体现了DSP和FPGA联合使用的优点。其次，研究了基于主惯导航向和计程仪速度组合的Kalman滤波器设计，以解决长时间工作对系统精度的影响。最后，将该导航计算机实际应用于捷联基准中，通过半实物仿真试验，验证了导航计算机硬件方案的可行性和Kalman滤波器设计的合理性。结果表明，基于FPGA和DSP双核的嵌入式导航计算机性能稳定，设计合理，满足光学捷联基准高精度、低功耗的使用要求。     

CMOS星敏感器图像驱动及实时星点定位算法

利用CMOS图像传感器技术的低功耗和开发简单等优点,设计了新型CMOS星敏感器的图像采集驱动电路.该电路设计以现场可编程门阵列(FPGA)为核心,配以静态存储器和并口通讯功能,实现了图像的采集、存储和输出.同时根据4连通域图像分割的原理,在FPGA内部设计了一个数字电路模块,以实现该星敏感器的实时星点定位功能.该模块由于采用了流水线结构,可以和图像采集同步完成星点质心定位算法,减少了向星敏感器数据处理单元中的精简指令集计算机(RISC)的数据传输量和RISC进行星图跟踪和识别的工作量,提高了星敏感器的总体工作性能.对比软件处理结果,对星敏感器的图像采集和质心算法硬件电路进行了验证.     

专用指令集在基于FPGA的神经网络加速器中的应用#br#

近年来，表现出极其优越性能的神经网络算法对硬件算力的要求逐渐提高.在一些低功耗场景如星载系统中，拥有可编程重构、高并行等特性的FPGA是神经网络算法较为合适的硬件加速平台.为了解决传统神经网络硬件加速器设计中片内资源消耗大、各功能模块耦合性高等问题，设计实现了一套专用AI指令集并应用在了基于FPGA的神经网络加速器的设计中.文章首先介绍了该指令集的设计方案.整个指令集由指令寄存器、指令解释器、指令转发模块、内存管理单元和多个模块构成.通过该指令集可实现对不同模块的复用，降低模块之间的耦合性.并以YOLOV3 Tiny网络模型为例，对比了平铺式和指令控制式两种加速方案的逻辑资源的消耗.验证了应用专用指令集可以减少约50%的FPGA逻辑资源的使用.     

面向星载应用的图像压缩专用芯片研制

以高数据吞吐量和低系统结构复杂性为优化目标,根据图像传感器输出特点,综合应用双缓存、数据流驱动、并行处理与流水线设计、同步电路设计等多项关键技术,设计了具有数据处理速度和超大规模集成电路VLSI(Very Large Scale Integrated)结构复杂性最佳匹配的空间域重采样压缩算法VLSI结构,该结构的压缩性能仅与图像宽度相关,与图像传感器输出时序无关,既可以采用外部时钟,又可使用与图像传感器相同的时钟源,在这2种情况下,都能够保证在无限长时间内,在连续工作状态下,每个时钟周期实时处理一个图像数据.实践证明,基于该VLSI结构的压缩专用芯片,处理速度快,功耗低,满足星载应用高速实时与低功耗要求.      

面向空间应用高可靠图像数传设备的设计与实现

针对空间高速图像数传任务需求, 设计并实现了一种采用SpaceWire总线传输协议的高速图像数传设备. 该设备的硬件以FPGA为控制核心, 完成对SpaceWire协议芯片的初始化配置、收发数据包处理、中断和异常状态处理等操作. 重点阐述了FPGA的可靠性设计, 包括状态机设计、异步时钟域设计和数据包传输与链路错误的恢复设计. 测试表明该设备能够稳定可靠地实现140 Mbit/s的图像数据传输, 对于链路的突发错误在一定时间内具有错误数据恢复能力, 能够有效保证传输数据的正确性和稳定性.      

H.264中多模式运动估计算法优化

针对H.264标准的多模式运动估计算法编码模式复杂、计算量大的不足,通过对H.264参考模型JM10中运动估计算法的分析,提出了一种利用时间、空间相关性的模式选择算法和结合一维绝对差值和(SAD,Sum of Absolute Difference)的高效匹配准则,将串行全搜索的运动估计算法改进为并行部分搜索的运动估计算法,把一维SAD和二维SAD匹配准则结合使用,从模式选择和编码速度两个方面对原算法进行优化.实验结果表明:与参考模型JM10的运动估计算法相比,提出的优化算法在恢复质量(用峰值信噪比表征)平均下降0.03 dB、码速率增加不超过1.5%的前提下,编码速率提高20%~30%,表明了该算法在恢复质量略有下降的情况下明显提高了编码速度.