基于FPGA的可重新配置片上导航计算机设计

采用Virtex-4 FPGA芯片设计了片上组合导航计算机系统.该导航计算机使用FPGA内嵌的PowerPC硬核处理器进行导航运算,在FPGA逻辑中集成IP核来实现控制、接口通信和部分运算的硬件加速,提高了系统集成度.此外,该系统还可以通过硬件编程对FPGA逻辑进行重新配置,使该导航计算机在不同应用场合满足对接口、功能的要求.     

基于DSP的机载数据采集记录系统的设计

针对载机任务单元多通道数据采集记录的需求,设计了一种基于高速浮点运算数字信号处理器（DSP）TMS320C6713的机载数据采集记录系统。利用TMS320C6713处理器芯片集成的增强型直接存储器存取（EDMA）和同步多通道缓冲串行口（M cBSP）模块实现对存储芯片的直接连接和数据操作,简化了硬件接口设计,避免了总线冲突,提高了处理器的工作效率。系统在某型数字化对抗训练系统中的实际应用表明该设计实用可行,并在实时数据采集记录应用中具有较好的通用性和扩展性。     

一种嵌入式处理器间SPI总线通信优化方法

SPI(Serial Peripheral Interface,串行外设接口)作为一种全双工的同步通信总线,常用于嵌入式处理器间的通信.提出一种在P2020处理器与基于Xilinx K7 FPGA芯片的软核处理器间的SPI总线通信优化方法.利用SPI总线双向同步传输的特点,提出一种简易且有效的通信协议保证通信质量;根据SPI总线两端处理器的时钟频率,设置SPI总线波特率,提升数据传输速率;同时,考虑SPI总线两端处理器的处理频率的差异,设置合理数据传输延迟,保证数据传输的正确性和稳定性.实验结果表示,该SPI总线通信方法在上述平台中能够达到750KB/S的通信速率,能够满足多种嵌入式平台的数据传输需求.     

基于PowerPC8640的PCI-E总线接口设计

PCI-E总线因为其自身的特点和关键技术优势,被公认为下一代总线标准。PowerPC8640内部集成有PCI-E接口,同时本身是一款高性能的处理器。重点介绍了PowerPC8640集成的PCI-E接口的特征以及软件初始化流程,PowerPC8640的PCI-E接口作为主设备,设计了两种PCI-E从设备的实现方式：使用FPGA的PCI-E硬核和专用PCI-E转PCI的芯片PEX8112,实现PCI-E的通信。经加电试验,所有功能都已实现,表明采用PowerPC8640实现PCI-E的方法可行,而且简化了硬件设计和软件开发。     

一种基于FPGA的ISA航空总线设计方法

Nios Ⅱ处理器是Altera公司推出的基于SOPC系统的嵌入式软核处理器。在Quartus Ⅱ软件的SOPC Builder工具中,用户可以利用Nios Ⅱ处理器、标准配套外围设备以及用户自定义的逻辑接口IP核来创建适用的Nios Ⅱ嵌入式系统,再将设计下载到Altera公司的FPGA中进行实现。本文在Quartus Ⅱ软件中使用Verilog硬件描述语言创建了基于Avalon总线的ISA总线接口逻辑,并在SOPC Builder中实现对此元件的封装,使之成为可供Nios Ⅱ系统使用IP核。     

基于PCI Express总线的接口模块设计与实现

为满足高度综合化发展对嵌入式处理系统交联信号的多样性要求,提出了一种基于PCI Express总线架构的多功能接口模块的设计实现方案。采用一片FPGA作为逻辑设计芯片,实现了包括FC、RS422、ARINC429、USB、IDE等多种接口,满足了综合化发展对模块功能、功耗和重量等要求,可通用于各类综合处理系统接口设计中。     

一种基于IP内核的PCI总线接口设计方法研究

PCI总线是数据处理器访问和管理系统资源核心部件,为处理器提供数据采集、信息访问和资源管理的有效途径.针对PCI总线协议的复杂性、以及PCI总线管理的需求,采用PCI Core内核技术,使用FPCA进行64位、66M的PCI总线接口设计,将可重用PCI Core和PCI用户应用设计集成在一个FPGA芯片中,实现PCI总线的管理,并通过对顶层文件的仿真,检测设计功能的正确性.该方法降低了设备的成本,缩短开发周期,给用户设计提供了很大的灵活性.仿真结果表明,PCICore和用户应用设计功能正确,能够满足设计要求.     

基于IP核的PCIE总线接口逻辑的设计和实现

使用PCIE总线进行设备间互联时,需要设计接口逻辑实现PCIE总线与内部功能的交互,采用一种基于IP核的方法,在Xilinx Virtex-7系列FPGA上完成了PCIE总线接口逻辑的设计和实现,并进行了功能和性能验证,结果表明逻辑能够正确进行寄存器访问和DMA传输,且DMA传输带宽能达到PCIE总线带宽的70%以上.     

FC网络通信中PCIe的接口的设计与实现

PCIe总线具有点对点串行连接、双通道、高带宽、链路数可选、在软件层与PCI保持兼容等特点,在嵌入式领域得到越来越广泛的应用。以XC5VFX130T芯片为硬件核心,分析PCIe的协议原理和XC5VFX130T芯片内嵌的PCIE Endpoint block硬核模块结构,实现具有PCIe系统主机接口的FC总线接口板卡,实现的功能和性能经过仿真和FPGA实现,达到了设计要求。     

ARINC429总线接口设计与实现

ARINC429总线在航空电子系统领域被广泛的应用。本文分析了ARINC429总线的工作原理,根据其数据格式、接口电平要求,给出了由FPGA设计实现ARINC429总线的基本原理,并通过VHDL语言编程,实现了ARINC429总线协议部分,实现了接收和发送功能。采用FPGA器件设计集成ARINC429总线协议的通信芯片,可以有效地提高数据通信模块的处理能力和集成度。通过实际与通用型ARINC429总线芯片的通讯,验证了方案的正确性。     

高性能DSP在1553B总线中的设计与实现

为了提高数据采集效率,以高性能DSP芯片为基础,设计了以高性能DSP芯片为处理核心的1553B总线系统.在硬件系统中采用了TI公司的高性能定点运算信号处理器TMS320F2812以及DDC公司的61864协议处理器,同时采用了FPGA作为逻辑控制电路.电路设计方案用于1553总线接口适配的研制,现已通过验收并经测试证明运行稳定可靠.     

基于FPGA的1553B总线编码解码器的设计

介绍用现场可编程逻辑器件(FPGA)设计实现1553B总线接口板中的曼彻斯特码编解码器.该设计采用VHDL硬件描述语言编程,并用专门的综合工具Synplify对设计进行综合、优化,在Modelsim进行时序仿真,最后在FPGA上实现.     

CANaerospace协议实时性分析与研究

为了满足航空领域对实时性的要求,作为CAN总线(Controller Area Network)的应用层扩展协议,CANaerospace协议在保留CAN总线已有物理层和数据链路层的基础上,应引入时间触发调度机制,并增加对系统冗余设计的支持。本文通过分析计算认为,CANaerospace协议具有带宽利用率较高、最大传输延迟可确定等性能特点。同时,经过与MIL-STD-1553B总线性能的分析比较后得知,CANaerospace协议可以在某些实时性应用场合替代1553B协议。     

小型化1553B通信协议芯片Mini—ACE的开发和应用

为满足MBI模块小型化、轻型化、低功耗、高可靠性和灵活性的要求,设计一块采用TI公司小型DSP处理器SM320F2812作为处理器、DDC公司小型化BU61865芯片作为协议芯片,采用FP—GA实现主要逻辑的双路、双余度、双通道MBI。该MBI能极大地减小总线负载,提高总线传输效率.Mini—ACE使得MBI具有总线控制器、远程终端、总线监控器、组合远程终端和选择消息监控等功能。通过在系统单位的综合与联试,该MBI模块能够满足系统的快速、灵活等要求．     

一种用于ISA总线计算机1553B接口模块的设计

介绍一种用于ＩＳＡ总线计算机的低成本的１５５３Ｂ总线接口模块的设计,该设计使得１５５３Ｂ终端具有与美国ＤＤＣ－ＩＤＥＡ产品类同的功能,可进行１５５３Ｂ产品或系统的开发、仿真。简要介绍了模块的硬件设计和软件配置,罗列了其设计特点。     

New Data Bus Interface Technique

Data bus systems as defined in MIL-STD-1553B are widely used in aerospace instrumentation systems for digital data transmissions between units on the bus. Although the bus is protected against a short circuit which may occur in the remote unit electronics or transformer, it has no protection against a cable termination failure. Open or short failure along main bus cable results in failure of the entire bus system. A new data bus interface technique is described which is insensitive to cable termination failure. The central feature of this new interface circuit is that communication between main unit and remote units is not affected by the cable termination failure. In applications such as multistage missiles, no provisions need be made for retermination in the cable characteristic impedance after stage separation. The key to this new technique is a directional coupling transformer which is only slightly more complicated than standard interface transformers. Design equations for directional coupling transformer and experimental results of new data bus systems are presented.     

基于FPGA的PC104总线接口电路设计

在机载产品小型化研发中,简化硬件电路设计从而缩小PCB板尺寸是一个设计重点。本文针对采用PC104构建计算机系统的机载产品,提出了采用FPGA代替专用芯片进行总线接口电路设计的方法;重点介绍了通过软件设计由FPGA来实现PC104总线数据传输控制;通过试验验证了这一方法的可行性。     

满足航电通信系统要求的ACE-MBI设计

多路传输总线通信接口(MBI)是航空电子系统的通信基石,航空电子系统的任一分系统都要通过MBI才能进入1553B通信系统中.在MBI中最关键的器件是1553B协议芯片.本文详述了采用BU-61586芯片设计的与型号任务使用的UT-MBI兼容的新MBI的设计方案.     

MIL-STD-1553B总线数据压缩研究

MIL-STD-1553B总线具有实时性、确定性和高可靠性,广泛应用于航空、航天、舰船、坦克等安全、任务关键平台,但其传输率已不能满足日益增长的高传输率需求。针对实际1553B总线系统中存在的大量零元素和数据传输前后变化比例较小的情况,提出了基于软件的数据压缩编码以有效提高实际的数据传输率。分析了零跟踪编码、众数跟踪编码、游程编码、改进型游程编码和差分编码的设计方法,并给出了在现有1553B总线上消息传输中的压缩编码应用。     

高动态电动伺服机构1553B总线通信的设计与实现

目前1553B总线通信在航空航天领域应用广泛,电动伺服机构作为导弹控制系统的重要组成部分,大量采用1553B进行总线通信.高动态要求下电动伺服机构控制优先级一般高于1553B通信处理的优先级,主要介绍基于BU-61581S6总线接口协议芯片RT端软件接收数据的时序处理方法,保证高动态条件下提高1553B的通信速率和可靠性以及电动伺服机构的高动态响应.