一种基于FPGA的硬件开环位同步电路设计与实现

针对短时突发数据接收对位同步电路的要求,设计一种基于FPGA的硬件开环位同步电路。从时序关系,状态转化等方面分析其同步过程和原理,推导其相位误差、同步建立时间、同步保持时间等主要性能参数,并在现有通用FPGA芯片上实现完成设计方案。该同步电路完成无线数据接收中位同步从软件模块向硬件模块的转化,提高了位同步对高速数据及短时突发数据接收的适应能力,硬件测试结果验证了其正确性和有效性。     

基于CPLD的高速数传电台设计与实现

采用差分技术可以减小GPS接收机系统误差,提高定位精度,设计的无线数传电台主要用于GPS基准站和用户机之间通信,传输差分信息,完成GPS接收机差分定位功能。设计采用单片Modem芯片,FSK调制方式,外加接收低噪放、发送功放以及上、下变频,构成无线数传电台的硬件电路。在2.2~2.3GHz频率下测得所设计的无线数传电台能以115.2kb/s调制码率、-90dBm接收灵敏度完成无线数据收发,不仅能很好地用于GPS差分定位系统,而且设计简捷,实现成本低,可广泛应用于一些民用场合。     

基于USB接口的多通道仿真接口板的设计与实现

利用 USB接口芯片 ISP1 5 81 ,通过接收、存储和循环输出仿真数据的方法。实现了多通道仿真功能 ,并可以接收阵列信号处理器的输出数据。文中介绍硬件系统结构和实现方法。USB驱动程序的开发流程、PC应用程序和 89C5 2固件程序的功能和程序流程     

气象海洋卫星地面遥感站

气象海洋卫星地面遥感站主要是用于接收各类气象、海洋、环境卫星的遥感原始数据,并实现数据存储及相关数据处理,从中提取可用的空间环境资料。5.2m天线根据轨道预报捕获并跟踪目标,接收L/S/X三频段射频信号,将信号放大变频后送解调器,解调器从中频信号中恢复出原始遥感数据帧,由记录器对数据进行存储,快视设备实时对原始数据进行去格式处理后显示遥感图像,通过网络传输给各个用户。     

美国的导航星系统简介

美国的导航星全球定位系统（GPS）属新一代导航定位系统，由美国国防部负责出资筹建并全权控制。 GPS由卫星系统、控制站和接收机三部分组成。卫星系统由24颗均匀分布在6个轨道面上的卫星组成，其中21颗工作星，3颗备份星。GPS系统可确保用户在任何地点、任何时刻收到4颗GPS卫星发出的信号，从而实现准确定位、定速和定时。 GPS的控制站分主控制站和监视网两部分。主控站位于科罗拉多的斯勒埃佛空军基地，监视网则由分布在全球的跟踪站构成。控制站主要用于修正卫星的轨道位置、星历等。主控站在接收到卫星发出的星历等数据后进行适当…     

高精度GPS系统硬件延迟解算方法研究

硬件延迟是利用GPS进行TEE测量时最大的误差源，其最大影响可达100多TECU。为获得更准确的TEE数值，GPS系统硬件延迟的计算精度显得尤为重要。利用2001年4月15日太阳耀斑爆发时的GPS观测数据，首先利用传统方法对硬件延迟进行了计算和分析，并提出了一种硬件延迟解算的新观点，实验数据表明该方法具有较好的效果，其精度高于夜间数据的计算结果，同时克服了夜间数据难以获取的缺点。     

针对伪码引信的瞄准式噪声调频干扰机理及硬件实现

首先从理论上分析了瞄准式噪声调频干扰对伪码调相引信相关检测的影响,分析表明当噪声调频干扰超出伪码调相引信自身抗干扰容限时,相关输出严重恶化,引信不能正常工作.基于此提出了一种瞄准式噪声调频干扰方案.该方案中,干扰机先搜索、接收伪码引信信号,提取伪码引信信号的载波频率,并把它存储下来,在引信工作频率上进行噪声调频干扰,使引信早炸或使引信失去识别目标信号的能力.给出了该方案的主要电路的工作原理和硬件实现,主要包括载波提取电路、低频噪声源的产生和锁相环噪声调频电路.从实验结果来看,系统设计原理正确,干扰方案有效可行.     

基于VC＋＋的GPS软件接收机

研究工作致力于基于PC的GPS软件接收机的开发.开发的软件接收机通过自制的信号采集设备采集GPS卫星信号,所采集的信号被存储在PC硬盘中供软件接收机VC++软件程序处理,在软件中实现捕获,跟踪等信息处理,实现导航解算功能并通过人机界面将解算结果显示出来.详细介绍了基于VC++的GPS软件接收机的设计方法,包括采集系统设计方法,软件结构设计方法,以及信号处理软件和导航解算软件的设计方法.给出了所开发的GPS软件接收机接收spirent信号源信号时的工作情况,通过软件接收机的实际运行结果可以看出该软件接收机具备硬件接收机的功能,并且具有良好的捕获跟踪性能.介绍的软件接收机的设计方法适用于所有卫星导航系统的软件接收机.     

针对伪码引信的瞄准式噪声调频干扰机理及硬件实现

首先从理论上分析了瞄准式噪声调频干扰对伪码调相引信相关检测的影响，分析表明当噪声调频干扰超出伪码调相引信自身抗干扰容限时，相关输出严重恶化，引信不能正常工作。基于此提出了一种瞄准式噪声调频干扰方案。该方案中，干扰机先搜索、接收伪码引信信号，提取伪码引信信号的载波频率，并把它存储下来，在引信工作频率上进行噪声调频干扰，使引信早炸或使引信失去识别目标信号的能力。给出了该方案的主要电路的工作原理和硬件实现，主要包括载波提取电路、低频噪声源的产生和锁相环噪声调频电路。从实验结果来看，系统设计原理正确，干扰方案有效可行。     

AFDX交换机链路调度模块的设计与验证

设计一种确保AFDX交换机数据帧发送和接收顺序保持一致的虚拟链路调度模块,实现对各端口虚拟链路校验请求的有序处理。通过HDL描述,设计完整的硬件电路,并利用FPGA加以实现。对设计进行仿真,并加入断言检测。结果表明,此设计符合AFDX交换机端口对数据帧请求处理的要求,有效地保证了AFDX交换机各端口公平调度,满足航空电子数据确定性的要求。     

十二通道GPS信号发生器的硬件设计

分析十二通道 GPS信号发生器的系统结构 ,提出由计算机完成信号处理、PCI板卡完成信号调制的设计形式 ,并详细介绍 PCI板卡上 DSP和 FPGA的具体设计方法和各器件的选择考虑 ,分析 NCO主要参数的计算方法以及数字量化带来的系统误差     

高精度新型调制变送器设计与应用

从传感器测量物理量的原理出发,通过对传感器输出信号的特点分析,阐述了高精度新型调制变送器获取被测信号的设计思想与组成单元,详细分析了变送器关键电路设计原理。电容变送器在试车台液位远传系统中的成功应用表明,新型调制变送器具有精度高、通用性强、使用可靠等特点。     

一种基于多相滤波器的信道化数字检波方法

提出了一种基于多相滤波器的信道化数字检波方法,该方法可以满足雷达脉冲检波的实时性和大带宽的要求,抽取运算在滤波之前,运算量小,结构高效,易于在可编程大规模集成电路上实现.     

用于高精度太阳敏感器标定的模拟光源控制系统设计

为了精确模拟空间太阳辐照方向的变化,设计了一种以计算机控制为核心的、用于高精度太阳敏感器标定的模拟光源闭环控制系统。由计算机直接控制光电隔离输出卡,所输出的数字信号经过功率驱动电路和软启动电路后实现模拟光源的开启与关闭,采用软件方式控制步进电机的转速和转向,并通过高精度光电编码器实时获取当前的转动角度值,再经串口通信反馈给计算机,构成闭环控制系统。标定测量表明:系统的俯仰角和方位角转动误差均小于0.02°,均满足高精度太阳敏感器标定对模拟光源的要求。     

智能卡在PKI系统中的应用

介绍PK I系统和智能卡系统的基本原理和框架。总结智能卡在PK I系统中的应用方式和方法。分析引入智能卡对于增强PK I系统安全性能的作用。     

射频卡读写模块的设计

提供作为射频卡读写器核心的射频卡读写模块的一种完整的设计方法。介绍其数字信号的编码、解码、调制、解调,输出射频信号的功率放大,输入射频信号的电压放大,比较电路等各部分的设计和调试方法。还讨论其电磁兼容性的设计。该模块对一张卡的操作距离达10cm。     

基于PCI的1553B总线接口卡的设计与实现

对 PCI局部总线与其他计算机局部总线进行了性能分析和比较 ;介绍了围绕 15 5 3B总线协议芯片设计基于 PCI的 15 5 3B总线接口卡的一些关键技术 :应用 PCI协议接口芯片实现PCI总线和本地的 15 5 3B总线之间的桥接 ,对 15 5 3B总线接口卡的软件接口进行配置等 ;并对15 5 3B总线接口卡与其配套软件之间的数据流和控制流进行了说明。     

指纹IC卡及其应用

介绍指纹识别技术和 IC卡技术 ,结合实践经验提出指纹 IC卡的解决方案 ,最后讨论指纹 IC卡作为身份认证的应用。     

VLSI processors for signal detection in SETI

The objective of the Search for Extraterrestrial Intelligence (SETI) is to locate an artificially created signal coming from a distant star. This is done in two steps: (1) spectral analysis of an incoming radio frequency band, and (2) pattern detection for narrow-band signals. Both steps are computationally expensive and require the development of specially designed computer architectures. To reduce the size and cost of the SETI signal detection machine, two custom VLSI chips are under development. The first chip, the SETI DSP Engine, is used in the spectrum analyzer and is specially designed to compute Discrete Fourier Transforms (DFTs). It is a high-speed arithmetic processor that has two adders, one multiplier-accumulator, and three four-port memories. The second chip is a new type of Content-Addressable Memory. It is the heart of an associative processor that is used for pattern detection. Both chips incorporate many innovative circuits and architectural features.     

新型全数字化 PCM 同步解调器

介绍一种新型ＰＣＭ解调器。它采用ＰＣ机插板结构，全数字化设计。该ＰＣＭ信号解调卡包括可编程位同步器、可编程帧同步器，可解调８种标准ＰＣＭ信号。设计中利用ＥＰＬＤ器件处理数字逻辑。位同步器可达２Ｍｂｐｓ（ＮＲＺ码），帧同步器可达１０Ｍｂｐｓ。