一种卫星导航SoC芯片系统级仿真设计方法

提出一种适用于卫星导航SoC芯片的系统级仿真验证方法,阐述具体实现方案,并给出最终仿真结果。仿真结果表明,该系统级仿真验证方法能有效提高仿真覆盖率,更真实地反映卫星导航SoC芯片的工作细节,帮助设计者尽早发现卫星导航SoC芯片原型设计错误,有效降低流片风险。     

IP核技术在航天系统的发展与展望

介绍国内外IP核技术发展的概况,对IP分类、IP核设计验证、评测标准以及航天IP核库建设等方面进行论述,并讨论IP核技术在航天系统发展应用的关键问题.     

基于自主可控SoC的航天控制系统集成应用研究

在分析SoC技术特点及航天SoC应用特点的基础上,提出基于自主可控SoC系统集成技术是航天控制技术的发展方向,并给出了基于自主可控SoC的航天控制系统集成和应用验证关键技术。     

关于空间应用SoC可靠性设计与验证的思考

介绍了国内外空间应用SoC的研究现状,建立了空间应用SoC可靠性设计流程,总结归纳了相关的可靠性设计、加固方法以及可靠性验证技术,并提出了未来的研究方向和相关工作建议,供相关人员参考。     

空间应用SoC研究现状简介

分析当今空间应用SoC研究与应用状况,介绍国外NASA、ESA、JAXA等主要研究机构在SoC多核技术、IP复用与集成、抗辐射、新的微处理器架构等方面的研究成果,对空间应用SoC技术的热点研究方向进行了归纳总结.     

航天IP核的自主设计、评测关键技术研究

分析应用于航天领域数字IP核在设计方面面临的问题以及进行第三方独立评测的必要性,从管理、建模、设计流程、文档等方面探讨与研究航天IP核的设计关键环节与标准规范,并提出开展航天IP核第三方评测建议。     

基于FPGA IP核的脉冲压缩算法的实现

线性调频脉冲压缩信号具有作用距离远、抗干扰能力强的特点。为实现线性调频信号的数字脉冲压缩,文章提出了一种基于FPGA IP核的脉冲压缩设计方法。文章着重介绍了如何使用FPGA IP核来实现频域脉冲压缩,同时对使用流水线型或基2结构实现FFT算法的优缺点和适应性做了详细对比。实验结果表明,文章提出的脉冲压缩设计方法性能良好,便于工程实现。且该方法的参数设置灵活,可以简化FPGA软件设计,缩短研发周期。     

航天用SoC发展思考

在分析航天应用需求及SoC技术特点的基础上,讨论SoC技术在航天应用的可行性,针对航天用SoC对设计、验证及抗辐照等方面的特殊要求,结合目前国内航天用SoC的发展现状,提出整机与电路相结合、设计与应用相结合、立足未来跨越式发展及兼顾目前行业需求相结合的航天应用SoC的发展思路.     

一种高可靠串行通信协议研究及其控制器IP核设计

为满足军用和航天等领域高可靠串行通信的应用需求,本文通过对曼彻斯特编码、汉明码编码和数据帧冗余等技术进行研究,设计并用VHDL语言实现了高可靠串行通信控制器IP核。将该IP核集成到LEON2中进行了性能仿真和测试,结果表明该IP核较明显地提高了系统串行通信的可靠性。     

异构多核人工智能SoC芯片的低功耗设计

随着深空探测、载人航天、商业火箭和飞行器等各项航天任务的开展,各型号任务对硬件系统的智能化、可靠性、低功耗指标提出了更高的要求,作为系统“大脑”的SoC处理器亟需进行升级换代。本文综述了面向航天新任务应用的人工智能SoC芯片玉龙810,介绍了新一代国产自主可控、高智能、高可靠、低功耗SoC芯片的功能特点、关键技术,重点描述了玉龙810芯片的低功耗设计方法和实现结果,通过优化技术玉龙810芯片动态峰值功耗达到了低于5W的指标。玉龙810芯片采用多核异构架构,主要由4个SPARC V8核、8个GPU核和8个NNA核组成,片内通过AMBA3. 0总线实现模块的互联互通,片上还集成H. 264/H. 265,JPEC2000等片上外设。