IEEE 1394协议虚拟复合MAC工业现场总线研究

为解决一个总线回路中不同类型设备通信的性能和效率问题,提出一种采用IEEE 1394总线协议和虚拟复合MAC(Media Access Control)的工业现场总线协议.在IEEE 1394基本协议层的基础上设计虚拟MAC子层,通过附加总线配置实现节点功能的区分,利用等时数据传输和异步数据传输实现时分多址、仲裁、轮询、令牌等MAC方式的数据通信.      

IEEE-1394异步传输机制建模及性能分析

高速数据总线技术是航空电子中的关键技术之一.IEEE-1394是一种串行高速数据总线,已经成功应用于航空电子中.其异步传输模式保证数据传输的可靠性,广泛用于命令、状态数据的传输.为解决IEEE-1394总线异步传输过程中的传输延时、吞吐量以及总线利用率等问题,基于确定与随机Petri网(DSPN,Deterministic and Stochastic Petri Nets),建立了IEEE-1394总线异步传输的节点模型,并基于模型仿真分析了其异步传输系统的性能.通过仿真研究得到了IEEE-1394异步传输系统吞吐量、平均等待时间等性能指标同数据包大小和数据到达速率的关系,并给出了IEEE-1394异步传输数据包到达速率极限的计算方法.     

航空电子系统的光纤网络结构与技术

针对先进航空电子系统对数据网络的高速和混合通信的需求,基于分布式控制、实时存取和故障容忍的设计思想,进行了分布式光纤网络的结构设计和协议选择.重点分析了光纤链路、介质访问控制协议、拓扑、容错技术和网络管理软件.分析结果表明,基于1394b总线的分布式容错光纤网络能提供确定和可靠的通信,同时该吉比特光纤链路满足误码率要求且功率余量达13dB.因此它是具有高带宽、低延迟和易扩展优势的高综合网络结构.      

IEEE-1394b互连网络的可靠性建模

对于IEEE-1394b互连的可靠性计算问题,从IEEE-1394b的拓扑结构出发,提出了基于任务的系统可靠性分析方法,建立了IEEE-1394b互连系统的可靠性模型,并给出了系统可靠度矩阵的定义.针对IEEE-1394b协议的特性,提出了IEEE-1394b互连系统的互连矩阵定义.对IEEE-1394b互连系统在航电系统的典型应用进行建模分析,给出其任务路径集和单一路径失效概率,得到了任务路径的可靠度.通过分析中继端口单元对任务路径的影响,得到了中继端口单元对于IEEE-1394b互连可靠性影响最大的结论.      

IEEE-1394b光纤总线系统的QoS分析

为解决航电系统的网络延迟和阻塞问题,对应用于其上的IEEE-1394b光纤总线系统进行了带宽预留机制和平均响应时间等关键特性的分析.基于IEEE-1394b协议的带宽预留机制,提出了等时数据传输和异步数据传输的服务质量(QoS,Quality of Service)满足的条件(硬QoS).在QoS服务准入控制的等时和异步请求混合的情况下,利用排队论进行了IEEE-1394b异步请求的QoS分析(软QoS),得到了忽略响应间隔时间,IEEE-1394b异步请求队列的平均响应时间.最后通过IEEE-1394b光纤总线实验系统进行了IEEE-1394b的QoS服务评估,验证了理论分析结果.对IEEE-1394b驱动层QoS的设计具有一定的指导意义.      

大容量信息实时传输技术研究

在信道带宽受限的条件下,实现大容量信息的实时传输是面向空间应用的遥科学技术要解决的核心问题之一。提出了将双总线寻址与双Ｂｕｆｆｅｒ相结合的技术结构,从而实现了在规定的传输协议、规定的信息道链路带宽的约束条件下,视频图像的实时无缝传输与主动遥操作。通过一些关键性技术难点的突破,达到了在２Ｍｂｉｔ／ｓ码速率下按ＣＣＳＤＳ（空间数据系统协调委员会）的位流协议在地基上实时复现出高质量的视频图像序列。     

图像数据实时压缩技术研究

提出一种基于多模式自适应压缩算法的图像实时压缩技术,以此技术为基础,利用硬件设计描述语言VHDL和现场可编程序门阵列FPGA,设计成功系统专用集成芯片,以此芯片为核心,构成图像数据实时压缩系统.该系统采用阵列式处理与流水方式工作相结合的组织结构,数据处理速度与系统容量具有良好的可扩充性.系统单路数据处理速度为100Mbit/s,数据压缩比动态可调,图像恢复精度优于JPEG.本系统体积小、重量轻、功耗低、性能稳定可靠,适用于各种256级灰度图像.      

IPX实时通信软件的设计与实现

分析了基于IPX(Internetwork Packet eXchange)协议的实时通信编程原理,讨论了针对某网络所开发的实时通信软件IPXSR的设计思想、特点、实现技术和调用方法.目前该软件已经通过了验收和鉴定,在实际系统中得到应用,效果良好.并能够方便地移植到其他的物理网络系统中,具有较大的实用价值.      

无人机载高速摄录系统数据实时传输与存储

在无人机上实现高速摄录图像数据实时传输与存储将面临数据流量大、环境恶劣等问题。在分析各类传输与存储接口技术的基础上,优选出Camera Link标准、光纤传输、FPGA处理、FLASH阵列存储等技术作为实现手段,可以为工程设计者提供参考。     

面向空间应用高可靠图像数传设备的设计与实现

针对空间高速图像数传任务需求, 设计并实现了一种采用SpaceWire总线传输协议的高速图像数传设备. 该设备的硬件以FPGA为控制核心, 完成对SpaceWire协议芯片的初始化配置、收发数据包处理、中断和异常状态处理等操作. 重点阐述了FPGA的可靠性设计, 包括状态机设计、异步时钟域设计和数据包传输与链路错误的恢复设计. 测试表明该设备能够稳定可靠地实现140 Mbit/s的图像数据传输, 对于链路的突发错误在一定时间内具有错误数据恢复能力, 能够有效保证传输数据的正确性和稳定性.      

一种图像缩放算法的SoC协同加速设计方法

针对无人机自主着陆的跑道检测、识别、跟踪等视觉算法中需要对大量图像进行缩放处理以便后续计算,但又对实时性要求比较高的情况,根据输入输出像素点的映射关系提出了一种适用于硬件加速的图像缩放算法,简化算法结构的同时利用现场可编程门阵列进行模块硬件功能的设计对算法加速,并采用软硬件协同的体系结构搭建实时图像处理系统。实验结果表明,该缩放算法处理精度高、耗时少,且用硬件逻辑实现后,可以进一步提速171倍,硬化后的系统可以通过摄像头获取图像数据,实时处理后在显示器中显示,达到30帧/s的处理速度,可以应用于实时性要求较高的图像处理算法中。      

CMOS星敏感器图像驱动及实时星点定位算法

利用CMOS图像传感器技术的低功耗和开发简单等优点,设计了新型CMOS星敏感器的图像采集驱动电路.该电路设计以现场可编程门阵列(FPGA)为核心,配以静态存储器和并口通讯功能,实现了图像的采集、存储和输出.同时根据4连通域图像分割的原理,在FPGA内部设计了一个数字电路模块,以实现该星敏感器的实时星点定位功能.该模块由于采用了流水线结构,可以和图像采集同步完成星点质心定位算法,减少了向星敏感器数据处理单元中的精简指令集计算机(RISC)的数据传输量和RISC进行星图跟踪和识别的工作量,提高了星敏感器的总体工作性能.对比软件处理结果,对星敏感器的图像采集和质心算法硬件电路进行了验证.     

IEEE1394 总线容错性研究

IEEE1394 总线正逐步应用于航天电子系统, 因此对其容错性进行研究是非常必要的. 本文对IEEE1394总线的物理层与链路层接口部分在信号传输中可能存在的错误以及如何容错进行了研究, 重点分析了物理层控制双向总线时可能出现的各种错误, 并给出了链路层的容错方法, 这样可以在很大程度上提高网络系统运行的可靠性.      

内嵌ARM核的FPGA技术在星敏感器中的应用

介绍了内嵌先进精简指令集处理器ARM(Advanced RISC Machine)核的现场可编程门阵列FPGA(Field Programmable Gate Arrays)芯片EPXA10的内部结构及特点.基于这种嵌入式技术,进行了互补金属氧化物半导体CMOS(Complementary Metal-Oxide-Semiconductor Transistor)星敏感器图像驱动与实时星点定位算法的研究,并给出具体实现,包括用EPXA10的FPGA部分实现了CMOS图像传感器的驱动和对星图的预处理－阈值分割,用EPXA10的ARM部分完成了星图的星点定位算法--改进的4连通域成分贯序算法,基于VC＋＋语言实现了串口通讯程序以及图像显示程序.最后给出了成功驱动CMOS图像传感器得到的清晰图像及星点定位结果,并将基于ARM得到的定位结果与基于PC机(Personal Computer)得到的定位结果进行了比较,结果完全正确.采用内嵌ARM核的FPGA提高了整个系统的处理速度,减小了硬件电路设计的复杂性、体积和功耗.     

基于以太网器件的高性能工业现场总线FED

研究一种采用通用以太网物理层元件和FPGA器件构成的现场总线FED(Fieldbus based on Ethernet Devices),在片上系统(SOC,System On Chip)上开发出实用的现场总线通信装置.FED不需要复杂的驱动程序就可以实现链路层通信,在链路层基础上可以根据控制需要设计应用层通信协议.FED采用基于带飞读写功能的集总帧结构,使用主从式通讯.FED系统由1个主站和最多255个从站组成,实现了100 Mbit/s的高速实时通信.建立了实验系统,验证了FED总线可以满足数控机床等工业自动化设备的控制需求.     

基于DSP和FPGA技术的细胞图像采集系统设计

细胞学研究领域中需要对大量细胞的生长情况进行长期的在线跟踪、记录和分析,针对细胞图像采集和处理中的数据量大、采样频率高、运算复杂等问题,设计了一种新颖的细胞图像采集系统,讨论了DSP(Digital Signal Processor)处理系统和FPGA(Field Programmable Gate Arrays)逻辑控制系统设计中的关键技术问题,以及JPEG图像压缩算法的实现问题.系统主要由视频解码芯片、FPGA以及DSP等组成,具有功能集成、结构简单、编程灵活的特点,能够实现对大量细胞进行长期观测记录的图像采集,以及后期图像数据处理的功能.