常用雷达视频信号处理算法在FPGA上的实现

采用FPGA技术对雷达原始的视频信号进行求模、视频积累与恒虚警检测处理,克服了DSP处理速度有限、实时性差和ASIC器件灵活性差的问题。详细介绍了求模、视频积累以及恒虚警算法在FPGA芯片上实现的原理和过程,并结合仿真结果说明了利用FPGA进行雷达视频信号处理的优势。     

三轴一体光纤陀螺定位定向系统的导航计算机设计

针对三轴一体光纤陀螺定位定向系统的设计要求,提出了基于DSP和FPGA导航计算机设计方案。主要从硬件设计和软件设计对导航计算机进行了介绍,硬件设计主要讲述导航计算机的设计原理以及DSP和FPGA芯片的选型;软件设计主要阐述了FPGA和DSP各自完成的功能,并对FPGA数据采集及处理以及导航计算机与控制显示器之间的通信进行了说明。经过系统的静态寻北试验及跑车试验验证,设计的导航计算机可满足系统的各项要求。     

基于FPGA＋DSP线性结构的某型飞机电子侦察视频处理系统

简要叙述了FPGA＋DSP的线性处理系统结构,并以此为基础结构,设计了一种飞机电子侦察视频处理系统,并说明了该视频处理系统的基本实现方法。     

一种多核实时图像处理模块设计与实现

实时图像处理能力是嵌入式系统中影响系统性能的核心因素.为充分挖掘多核DSP性能,从计算机系统结构的角度出发,开展对多核DSP实时图像处理体系结构的研究,设计了一种基于TMS320 C6678的实时图像处理模块.采用FPGA进行实时图像的采集和缓存,利用四线RapidIO高速接口完成FPGA与DSP之间的数据传输,并设计了四级图像缓冲流水处理结构,实现了图像采集、缓存、处理和发送的并行进行.设计了一套基于数据块共享的实时图像处理多核协同处理机制,可以充分利用C6678八个核的优势,实现对图像的实时处理.     

基于FPGA的雷达信号模拟

结合 FPGA 嵌入式系统高并行度和控制简单的特点,采用基于可编程逻辑门阵列(FPGA)的直接数字合成(DDS)技术编程实现了雷达信号的模拟,并以雷达线性调频脉冲信号和雷达视频信号的模拟为例,分析了该方法实现雷达信号模拟的原理及具体过程.最后,给出了雷达信号模拟的部分实验结果,并与 DDS 专用芯片的方法进行了详细的比较     

单通道恒模抗干扰民航VHF接收机设计与实现

为了消除恒模干扰对民航VHF话音通信系统的影响,以FPGA和DSP为平台设计实现了基于单通道恒模算法的抗干扰接收机。接收机中的干扰抑制系统使用DSP对受干扰的AM信号进行载频估计,使用FPGA实现陷波、正交变换、基于非线性最小二乘法的恒模干扰实时估计和干扰抑制等过程。系统测试表明:抗干扰接收机能够有效地抑制恒模干扰,且具有处理速度快、稳定性好的特点。     

基于DSP的测试转台控制系统研究与设计

以锁相环控制为基础研究了转台速率控制系统的设计,利用数字信号处理芯片DSP、高速A/D和D/A芯片(AD7865和AD7836)以及FPGA技术完成了系统硬件电路设计,和关键逻辑电路——指令脉冲发生器、精密移相器、鉴相器的设计,并设计了控制器,给出了软件设计流程和仿真结果。实际运行表明系统稳定可靠,满足了转台的设计性能要求。     

基于FPGA和DSP的光电吊舱控制系统设计与实现

本文介绍了机载两框架两轴光电吊舱的工作原理,并设计了一种基于FPGA和DSP的光电吊舱控制系统,充分利用了FPGA和DSP的各自优势,提高了系统的响应速度。详细描述了控制系统硬件电路的功能划分和实现过程。提出了控制回路设计方案,并通过实验验证了控制系统的性能,在两框架两轴光电吊舱上实现了较高的光轴稳定精度     

仿生复眼测量系统中全景图生成的研究

模仿昆虫复眼结构形状,设计了一种仿生复眼测量系统.该系统由七个CCD摄像机按照复眼最小单元排列组成,利用多个DSP处理板对七路视频信号进行同步处理,模拟实现了复眼的功能.与传统的视觉测量系统相比,该系统具有更宽的视场和更高的运动灵敏度.本文利用改进的相关性方法实现视频图像的拼接,生成全景图,并提出了新的方法,较好地消除了因图像局部不齐和图像灰度不一致带来的人为拼接痕迹.     

无人机地面站图像压缩传输系统设计与应用

针对无人机地面指挥控制系统要实现互连、互通、互操作的网络化要求,设计了视频信号实时网络传输和显示系统。系统由基于DSP的服务器端和通用客户端播放器组成,服务器端通过设置并行任务完成视频信号的实时采集、编码和发送,客户端完成视频信号的实时接收、解码和播放,从而使系统实现了图像信息在地面站所有显示终端上的实时显示。实验结果表明,系统完全满足无人机地面站系统功能及指标要求,并且通过网络化技术节省了地面站宝贵空间资源,系统设计方法对同类型系统具有一定借鉴意义。     

基于FPGA的高清CCD视频信号预处理电路的设计

在高清CCD图像传感器KAI-2093和视频信号处理芯片AD9847工作原理的基础上,设计了高清CCD成像系统视频信号处理电路。选用FPGA器件作为硬件设计载体,使用VHDL语言对AD9847的初始化配置和驱动时序发生器进行了硬件描述。采用ISE10．1软件对所做的设计进行了功能仿真。仿真结果表明,所研制的高清CCD视频信号处理电路不仅可以满足高清CCD成像系统视频处理的要求,而且性能可靠,使用灵活。     

基于DSP和FPGA的视频编码器协同设计与算法优化实现

采用DSP和FPGA协同技术设计实现了一个高性能的MPEG-4视频编码器。FPGA模块完成视频采集、YUV分离、数据I/O等功能,而使用DSP专一进行视频压缩编码。针对DSP片内资源特点设计了片内存储器数据分配方案,并根据该方案优化了MPEG-4视频压缩的数据流模式。提出了基于宏块空间复杂度的宏块类型判断算法,有效地降低了视频压缩算法的计算复杂度。测试结果表明,采用MPEG-4视频标准该视频编码器每秒能够压缩39.2帧CIF图像。     

Design and Development of a Real-Time DSP and FPGA-Based Integrated GPS-INS System for Compact and Low Power Applications

Emphasis of the present work is on an elegant real-time solution for GPS/INS integration. Micro-electro mechanical system (MEMS) based inertial sensors are light but not accurate enough for inertial navigation system (INS) applications. An integrated INS/GPS system provides better accuracy compared with either INS or GPS, used individually. This paper describes an improved design and fabrication of a loosely coupled INS-GPS integrated system. The systems currently available use commercial off-the-shelf (COTS) hardware and are, therefore, not optimized for compact, single supply, and low power requirements. In the proposed system, a digital signal processor (DSP) is used for inertial navigation solution and Kalman filter computations. A field programmable gate array (FPGA) is used for creating an efficient interface of the GPS with the DSP. Direct serial interface of the GPS involve tedious processing overhead on the navigation processor. Therefore, a universal asynchronous receiver transmitter (UART) and dual port random axis memory (DPRAM) are created on the FPGA itself. This also reduces the total chip count, resulting in a compact system. The system is designed to give real time processed navigation solutions with an update rate of 100 Hz. All the details of this work are presented.     

4×4单元面阵自适应天线系统的设计与实现

面阵系统所采用阵元数多,数据量大,对信号处理机的实时处理能力要求非常高。系统采用基于参考信号的LMS算法,收敛速度较快、运算量低．且易于硬件实现。系统平台采用目前流行的DSP＆FPGA架构,具有高速运算和处理能力,解决了面阵系统对实时处理机的苛刻要求。测试结果表明,系统能自适应地控制天线阵列方向图在用户信号方向产生高增益波束,在干扰信号方向产生较深零陷,并实现零误码率通信。     

Digital beam forming (DBF) antenna system for mobile communications

We demonstrate the feasibility of a digital beam forming (DBF) and beam space CMA (Constant Modulus Algorithm) adaptive array antenna by implementing a digital signal processor (DSP) in ASICs using field programmable gate arrays (FPGA), this DBF can synthesize 16 multi-beams and eliminate interference signals by CMA adaptive processing. The whole function was implemented in 10 DSPs about 127,000 equivalent gates. Simple experimental results have confirmed the basic function of the DBF and BSCMA adaptive array antenna