首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到19条相似文献,搜索用时 171 毫秒
1.
线性调频脉冲压缩信号具有作用距离远、抗干扰能力强的特点。为实现线性调频信号的数字脉冲压缩,文章提出了一种基于FPGA IP核的脉冲压缩设计方法。文章着重介绍了如何使用FPGA IP核来实现频域脉冲压缩,同时对使用流水线型或基2结构实现FFT算法的优缺点和适应性做了详细对比。实验结果表明,文章提出的脉冲压缩设计方法性能良好,便于工程实现。且该方法的参数设置灵活,可以简化FPGA软件设计,缩短研发周期。  相似文献   

2.
针对现有单通道阵列DOA估计算法复杂度较高、实时性较差的问题,提出一种适用于单通道阵列的快速DOA估计算法.该算法将常规多通道阵列的空间FFT算法引入单通道阵列信号处理中,将通道切换时间带入FFT运算中,构建了新的变换核函数,利用该核函数可直接对单通道阵列的采样信号进行空间FFT变换,基于此提出了适用于单通道阵列的SA...  相似文献   

3.
简要介绍快速傅里叶变换(FFT)的原理及其在引信动态物理仿真中的应用.其应用包括对多普勒信号进行分析、实现数字滤波、快速相关,在频域里完成目标散射截面积的计算.最后给出利用FFT对引信仿真实验所得的多普勒信号进行处理的系统方框图.  相似文献   

4.
刘秀平  李小平  孙海峰 《宇航学报》2012,33(12):1757-1761
针对X射线脉冲星弱信号埋没在强噪声中,在短时间内周期叠加的脉冲轮廓的信噪比低,影响脉冲到达时间的估计精度和效率,提出基于Daubechies小波的X射线脉冲星信号降噪的算法。在对RXTE观测数据预降噪处理和周期叠加的基础上,采用Daubechies小波算法做降噪处理,使得较短的时间内仍能获得高信噪比的脉冲轮廓。利用RXTE观测数据进行验证仿真,结果表明,该算法能有效滤除X射线脉冲星信号所包含的设备及空间环境的噪声,在保证脉冲到达时间精度的情况下,缩短了观测时间,提高X射线脉冲星导航的效率。   相似文献   

5.
根据脉冲多普勒雷达信号处理的相参性要求,提出以相位控制为基础的多普勒干扰信号产生方法.针对单通道采样结构的数字射频存储器,给出利用希尔伯特变换产生多普勒信号的数字算法.在Matlab中对多普勒干扰效果进行了仿真,对其FPGA实现方式进行了优化设计,结果表明了该算法的有效性和可实现性,最后对利用数字射频存储器实施多种多普勒干扰进行了研究.  相似文献   

6.
阐述了交替二进制偏移载波(AltBOC)调制技术的基本原理,分析了其调制方式和信号产生方法及调制后信号的频谱特性,与普通BOC调制进行了比较,提出了一种基于Matlab/Simulink环境实现AltBOC调制仿真模型构建的方法,并对每个模块的实现进行了说明,获得了调制后信号的频谱图和星座图.给出了基于VHDL的FPGA调制硬件实现,以及实验测得的调制频谱图、眼图和星座图.研究结果证明仿真方法有效可靠,实验结果与仿真结果吻合好,用FPGA实现E5频段的调制简单易行.  相似文献   

7.
王璐  许录平  张华  罗楠 《宇航学报》2012,33(10):1460-1465
为了提高脉冲星辐射脉冲信号辨识的效果和速度,提出了一种基于S变换的脉冲星辐射脉冲信号辨识算法。通过对脉冲星辐射脉冲信号的累积脉冲轮廓进行时频分析得出,在不同观测频率和不同信噪比的条件下,脉冲星累积脉冲轮廓S变换的时频分布图基本不变。基于这种稳定的时频特征,采用最小标准化欧式距离分离器对脉冲星信号进行辨识。实验表明,方法具有良好的抗噪性能,且识别率和运算速度均优于基于小波和双谱算法。  相似文献   

8.
基于FFT的扩频码快捕模块的设计实现   总被引:1,自引:0,他引:1  
介绍基于FFT的扩频码快速捕获原理,给出一种利用探测数据跳变来降低数据调制带来的检测信噪比损失的方法,并对快捕模块的核心单元——采样率转换单元和FFT/IFFT计算单元的FPGA实现进行详细的论述。仿真和实验结果表明,该方法在高数据率调制和低信噪比的情况下实现了扩频码的快速捕获和硬件资源的合理利用。  相似文献   

9.
对高动态、低载噪比信号的载波捕获是航天测控的关键技术之一。对三种自适应谱线增强算法进行介绍,并将基于自适应谱线增强算法的FFT捕获方法与直接FFT谱分析方法进行仿真对比及工程实现,仿真结果和测试数据表明该方法能够实现高动态、弱信号的载波捕获。  相似文献   

10.
研究用FPGA实现CZT变换的算法推演和硬件结构 ,给出用FPGA计算快速CZT变换的结构框图 ,并把每一个模块映射到可以实现的逻辑结构 ,估计使用的资源 ,结果可为FPGA实现CZT的具体设计参考  相似文献   

11.
李翱  于勇  褚超  张振华 《宇航学报》2018,39(6):697-701
针对现代雷达系统功能需求多样化、处理数据量大的特点,提出一种基于现场可编程门阵列(FPGA)处理平台的多模式高效频域脉冲压缩方法。其快速傅里叶变换(FFT)模块采用复式FFT结构,其运算能力比基-4 Burst I/O结构提高了一倍;参考函数模块采用实时查表法,根据发射信号基本参数对参考信号进行实时生成;脉冲压缩模块进行了知识产权(IP)核封装处理,使其既能通过灵活配置适应多工作模式实用需求,又能够便利地移植和复用。采用此方法在基于Virtex-7 FPGA硬件平台上进行试验验证,结果表明,该方法能够高效地实现8192点至32768点脉冲压缩处理,处理点数多,实时性高,且处理结果满足航天工程应用要求。  相似文献   

12.
FPGA 在线仿真器—— 一种开发 FPGA 的新途径   总被引:2,自引:0,他引:2  
介绍FPGA在线仿真器的功能、特性及设计原理。使用这种简单的FP-GA硬件测试平台,可以方便、快捷地使FPGA设计达到最佳设计性能,提高设计工作效率,减少设计风险,降低设计成本。该仿真器电路简单,体积小,成本低,是较为实用的FPGA硬件测试平台。  相似文献   

13.
为实现对非合作星间目标信号的捕获跟踪,提出了一种基于单通道单脉冲跟踪技术的非合作目标中频角跟踪接收机软硬件设计方案。硬件平台设计方案结合了FPGA与DSP在算法处理上的优势,涵盖高速ADC设计、系统时钟设计等。针对非合作星间目标信号的特征,提出了不同调制体制、不同码速率的非合作宽带数据传输信号的检测识别、角误差信号提取与分离方案,涵盖数字预处理、数字信道化、信道判决、信号检测估计、角误差信号提取等处理环节。系统捕获跟踪试验结果表明该非合作目标角跟踪接收机可以完成对多种调制体制(BPSK、QPSK、SQPSK等载波相位调制)、不同码速率(1kbps~300Mbps)的非合作宽带数据传输信号的角误差信号提取与分离,载频估计精度优于100kHz,码速率估计精度优于100kbps。本系统可实现对非合作目标信号的有效跟踪,为开展非合作目标角跟踪接收机的工程化研究奠定了扎实基础。  相似文献   

14.
一种基于FPGA实现的QPSK载波跟踪算法   总被引:1,自引:0,他引:1  
针对多普勒频移对QPSK解调存在很大影响的问题,提出一种旋转相位叉积自动鉴频环路与科斯塔斯环路结合恢复载波的算法,在FPGA内实现精确频率跟踪和相位跟踪。经仿真和实际电路下载试验,该算法具有载波频率相位跟踪精度较高、消耗资源较小的优点。  相似文献   

15.
针对基于正交循环码M-ary扩频解扩算法消耗硬件资源较多的问题,提出一种以折叠匹配滤波器为基础的算法及FPGA实现方案。选择合适的计算时钟,算法使用6个加法器和4个乘法器即可实现非相干解扩,比传统相关解扩算法节省资源,两者消耗资源之比随进制数M的增加而降低。实验结果证明了算法的正确性和有效性。  相似文献   

16.
提出一种扩频测控信号捕获算法的设计方案,在详细分析适合扩频测控信号快速捕获算法的基础上,设计程序实现总体框图,并对程序中存在的同步问题给出实际解决方法。通过FPGA程序调试,成功实现对扩频测控信号的实际捕获。结果证明,在45dB-Hz左右低载噪比条件下仍可在0.122 s内实现对测控信号的快速捕获。  相似文献   

17.
针对在轨卫星功能维护、扩展和更新的需求,设计一种星载FPGA可重构方法。通过硬件三模冗余、软件三模比对,提高星载信号处理FPGA配置的可靠性;通过地面向卫星配置FPGA发送擦除、写、读指令,实现星载配置数据存储FLASH芯片的擦除、写、读操作,从而实现星载信号处理FPGA的重构,进而可以实现有效载荷功能的在轨更新或升级,减少硬件重复开发,降低成本。  相似文献   

18.
高速传输图像压缩系统设计与实现   总被引:2,自引:0,他引:2  
介绍一种高速传输图像压缩系统的设计和硬件实现方案。编码方法用一种改进的 SPIHT压缩编码算法 ,基于一片十万门 FPGA实现压缩核心算法的硬件。该系统目前已经实现了对帧尺寸为 1 2 8× 1 2 8,8bpp,帧频为 1 0 0 f/s的连续图像进行高速实时压缩 ,若作优化还可达到更高的帧频 ( >1 5 0 f/s)  相似文献   

19.
为提高扩频信号捕获门限及伪码相位捕获准确度 ,在多通道并行捕获技术的基础上介绍块匹配算法和单点多次平滑算法两种相关峰检测方法 ,并在以 FPGA和 DSP为核心的单板系统上实现。其中单点多次平滑算法已应用于工程实际中的软件数据处理算法。实践表明 ,该方法有效地提高了检测门限 2 d B。在 FPGA数字电路设计实现中 ,提出了多个并行捕获通道共用一个载波 NCO,一个伪码 NCO及伪码产生器的方法 ,大大节省了硬件资源 ,在规模为 1.6万门的 FPGA芯片内共设计码并行快捕通道 12 8个。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号