一种FPGA数字跟踪接收机的设计及实现

文章介绍了一种中频数字跟踪接收机全FPGA实现的设计与实现。以FPGA为硬件核心,软硬件相结合的方式,设计的全数字跟踪接收机,可靠有效地完成了中频信号的捕获、跟踪及解调。该接收机能够满足跟踪接收机驱动天线对运动目标进行指向跟踪的要求,降低了产品调试难度,减小了设备成本。     

FPGA中信道化接收机的建模与高效实现

全数字信道化接收机具有高截获概率、全景式接收与参数修改方便等优点,在电子侦察对抗中起着十分重要的作用。基于FPGA对实信号信道化接收机进行了建模,并试验出一种高效验证实现方法,使得FPGA内全数字信道化接收机的研制周期大大缩短。     

大动态大带宽数字接收机设计实现

大动态数字接收机是机场场面监视雷达的重要组成部分。论证了大动态、大带宽系统参数的选取,数字滤波器的MATLAB仿真设计,采用16位模数转换器,大容量FPGA构建数字接收机平台,解决了大动态、大带宽采样及其数字下变频处理问题,并高速光纤传输数据,给出设计分析及测试结果,该结果表明,信噪比满足系统动态范围的要求。该电路相对于模拟接收机有较高的性能,为现代雷达提供了一种高性能的数字接收机的解决方案,具有广泛的应用前景。     

Chirp超宽带数字接收机设计与实现

文章针对超宽带通信技术快速发展的需要,设计了一个Chirp超宽带数字接收机。该接收机使用数字匹配滤波器避免了模拟滤波器带来的巨大插入损耗,并可以使用较为简单的方法实现时间同步。在硬件实现上,利用单比特量化匹配滤波器系数降低接收机的资源占用。实验表明该接收机结构简单、资源占用少、性能较好。     

干扰机中基于CORDIC算法的检波与鉴相实现

给出了一种在干扰机中适合于FPGA实现的基于CORDIC（Coordinate Rotation Digital Computer）算法的数字检波和数字鉴相方法。首先讨论了CORDIC算法和数字检波算法,并对算法的数字鉴相进行了分析,然后在FPGA中实现算法,并给出了基于算法的数字检波和数字鉴相实现结果。通过资源利用情况及FPGA仿真的结果表明,基于CORDIC算法的数字检波与数字鉴相方法是有效可行的。     

基于FPGA的数字锁相环的设计

介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。     

高动态DS/FH混合扩频系统实现长伪码快速捕获的一种方法

针对长伪码与快速捕获的矛盾 ,设计了一种基于 FPGA技术的数字匹配滤波器 ,用于在高动态、低信噪比的 DS/ FH混合扩频系统中实现快速捕获。考虑多普勒频移的影响采用频率和码相位二维搜索。对将进入数字匹配滤波器的数据进行了降速处理 ,大大节省了硬件资源。仿真结果证明 ,采用数字匹配滤波器可在高动态环境下实现长伪码的快速捕获     

GPS信号模拟器中x/sin(x)数字滤波器的设计和实现

结合一个实际 GPS信号模拟器数字中频系统的指标要求 ,介绍用 matlab设计窄带 x/sin( x)数字滤波器的方法 ,并在 Xilinx公司的 FPGA中实现所设计的 7阶 FIR滤波器 ,所设计的滤波器输出延迟为 8个时钟周期 ,后仿真的最高速度大于 1 2 0 MHz     

侦察接收一体式宽带数字接收机设计

传统的电子战接收机或雷达接收机无法识别同时到来的宽带雷达信号,只能依据测频参数移动频域接收窗口实现非实时宽带侦察或接收。提出一种新式的宽带数字接收机研制方案,利用多相滤波器组形式设计信道化接收机,从而降低硬件工作参数要求,实现真正的宽带侦察与接收。     

基于快行FIR滤波器的数字下变频设计及FPGA实现

在雷达系统设计中,对接收的宽带回波信号直接进行中频采样,然后数字下变频实现正交解调,这样可减少系统的复杂性,提高微波遥感信号处理器的数字化程度和性能.针对高速数字下变频模块时钟速率高和硬件资源消耗大的设计难点,采用8路并行滤波方法降低时钟速率,并优化了滤波器的实现结构,在DSP48硬件资源消耗上节省大约40％.在FPGA中编程实现了8路快行滤波器的数字下变频模块,最后实验结果表明该方法在2 Gb-ps高速采样率下性能优异,占用硬件资源较少,具有较高的工程可行性和实用性.     

中频软件无线电接收机的设计与实现

文章通过对软件无线电基本理论的研究,得出一种多相滤波数字正交变换的中频软件无线电结构,A/D的采样频率只有原采样频率的一半,这样就降低了对采样器件的要求。为了降低后续DSP处理速度需求压力,文中利用FPGA实现了多相滤波数字正交变换结构的延迟滤波,证明了这种结构的正确性和可行性。     

DVB-S接收机中时钟与载波同步的FPGA实现

介绍数字滤波平方定时算法和硬判决型科斯塔斯环的基本原理,并基于这两种算法,用可编程器件FPGA实现DVB-S接收机中的采样时钟同步和载波同步。整个设计基于XILINX公司的ISE平台,用VHDL编程语言通过逻辑综合和仿真在xc3s2000 FPGA芯片上实现。     

瞬时超宽带接收机初探

超高速ADC器件的模拟输入带宽达到了18GHz以上,微波接收机可以采用软件无线电设计方法进行设计,其减少了频踪、变频等环节,降低了微波系统的设备量。将传统的信号跟踪式数字信道化技术、FPGA处理阵列和DSP处理阵列应用到瞬时4GHz以上的超宽带数字接收机中,可对2~18GHz内的信号进行并行处理,其处理能力得到了极大提升。     

数字信道化接收机的数字处理

为了保证系统的实时性,数字信道化接收机要求具有实时分析处理大量数据的能力。设计实现了一种新的高速数字并行分析系统,该系统能对输入信号的频谱进行分析,检测出雷达信号与干扰信号,并输出其相关参数信息。构建的FPGA+DSP处理系统的结构灵活,开发周期较短,易于维护和扩展,并适于模块化设计。     

GPS基带信号源的数字模拟实现

首先对GPS信号产生原理进行了分析,然后给出了一种基带数字信号源的产生方法,即用码发生器产生伪随机码,先和导航数据进行调制,再调制上用DDS产生的载波信号,最终形成一颗或多颗GPS卫星信号.该方法用FPGA实现,不仅可以模拟GPS卫星信号的特性,而且考虑到调试接收机的动态捕获性能,信号源中还模拟了信号在运动状态下的情况.该方法为接收机基带信号处理部分的调试节省了大量的时间,针对基带部分提供信号源,减少了调试中其他因素(例如射频部分)的错误而带来的干扰.     

基于多相滤波的跨信道宽带信号处理技术

首先介绍了实信号的多相滤波信道化体制,讨论了该体制下宽带信号跨信道接收时的信号检测技术以及邻信道虚假信号消除技术。然后详细讨论了各种跨信道宽带信号恢复算法,考虑到可行性和FPGA的硬件可实现性,选用综合滤波器算法进行宽带接收。最后通过MATLAB仿真验证算法的有效性。