FPGA宇航应用全流程保证技术

文章分析了FPGA的结构特点,结合宇航型号研制流程和国内近年来元器件保证技术的研究和工程实践,提出了FPGA宇航应用保证流程和保证的内容,针对其中的器件测试、封装工艺鉴定、开发验证和确认、单粒子效应减缓措施等关键技术进行了深入研究。文章提出的相关技术可以作为FPGA宇航应用评价和保证的参考。     

宇航专用集成电路(ASIC)设计流程的标准化

结合宇航ASIC的产品特点,将宇航ASIC设计流程划分为4个主要步骤(功能模块划分、逻辑设计、逻辑验证和物理实现),为每个步骤制定出总体设计方法与规则,在每个ASIC设计流程的细分环节中提炼出共性设计指标和方法,在宇航ASIC设计流程个环节建立相应的标准。     

SRAM型FPGA单粒子效应试验研究

针对军品级SRAM型FPGA的单粒子效应特性,文中采用重离子加速设备,对Xilinx公司Virtex-II系列可重复编程FPGA中一百万门的XQ2V1000进行辐射试验。试验中,被测FPGA单粒子翻转采用了静态与动态两种测试方式。并且通过单粒子功能中断的测试,研究了基于重配置的单粒子效应减缓方法。试验发现被测FPGA对单粒子翻转与功能中断都较为敏感,但是在注入粒子LET值达到42MeV·cm 2/mg时仍然对单粒子锁定免疫。本文对翻转敏感度、测试方法与减缓技术进行了讨论,试验结果说明SRAM型FPGA对单粒子效应比较敏感,利用重配置技术的减缓方法能够有效降低敏感度,实现空间应用。
     

对标ESA产品保证对我国宇航企业规章制度建设的几点思考

分析宇航企业规章制度现状及其与产品保证的关系,借鉴ESA产品保证标准体系建设工作,针对当前我国宇航企业规章制度建设方面存在的问题提出几点改进建议。     

加速构建中国宇航元器件标准体系大力支撑宇航元器件产品体系建设

分析国内外宇航元器件标准体系的现状与发展趋势,阐述宇航元器件标准体系对宇航元器件产品体系构建的支撑与推动作用,提出我国宇航元器件标准体系的指导思想、技术特点和总体设计等关键内容.     

从ESCC的0级标准看欧洲宇航元器件的管理思路

元器件问题一直是困扰着国内外宇航界的重要问题。要真正解决宇航元器件问题，就要有明示宇航用户需求的标准，同时要研制出达到宇航标准要求的元器件产品，还要保证长期稳定的供货能力，欧空局（ESA）建立了专门的宇航元器件系统及其一整套标准化文件体系，本文通过研究ESCC体系顶层标准，分析提炼欧洲宇航元器件的管理经验与做法，从而对我国宇航元器件标准平台和产品平台建设提供借鉴与参考。     

欧洲空间用FPGA开发质量问题探析

对欧洲空间型号应用的FPGA在开发中所遇到的设计文档、人力资源、器件使用率、设计方法学、辐射问题、验证工作、FPGA转ASIC、优选元器件清单等质量问题进行归纳总结．并在此基础上提出解决这些问题的建议措施,为我国航天型号用FPGA开发提供借鉴。     

ECSS元器件保证顶层标准解读

ECSS-Q-60B《空间产品保证电气、电子和机电（EEE）元器件》标准是欧洲空间局（ESA）宇航元器件保证的顶层标准，是ESA宇航元器件保证的纲领性文件。今年7月17日发布的最新B版较A版有重大技术和组织的更改。本文分析了B版相对于A版内容的更改，并重点对比分析了B版中三个等级元器件保证要求的差别。在此基础上，对我国宇航元器件保证工作提出了几点建议。     

宇航软件标准体系框架探析

随着航天事业的发展，宇航软件已经成为宇航事业至关重要的一部分。国际化的发展趋势，国际合作与交流的不断增多，宇航软件从质量、管理、产品保证等方面亟待跟上发展的步伐。本文在分析了国內外软件标准现状的基础上，根据我国航天软件标准化特点给出了宇航软件标准体系框架的建议。     

应用供应链质量管理的宇航产品供方管理模式探索与实践

面对宇航任务快速发展、供应商数量激增的形势和任务,根据宇航产品研制协作链条复杂、专业耦合度高的特点,在传统宇航产品外协质量管理经验的基础上,提出了应用供应链质量管理的宇航产品供方管理模式。建立了自总体单位至最末级的供方质量管理组织架构、逐级传递的产品保证体系,以及动态评估、延伸管理、精细管控的供方质量管理机制。实践表明:该管理模式使供方研制理念更加统一,研制过程更加顺畅,问题发生率不断下降,可有力保证宇航任务的完成,同时为提高宇航产品外协管理效率和质量提供新的思路和方法。     

星载抗辐射加固接收DBF ASIC设计与实现

空间环境中存在的大量粒子,其辐射效应,特别是单粒子效应,严重威胁着空间CMOS器件的可靠性。文章首先分析了几种典型的数字单粒子瞬态加固技术,并提出了一种适合接收数字波束形成ASIC的抗辐射加固电路结构。通过对标准ASIC设计流程进行改进,给出了抗辐射加固ASIC设计流程。基于该改进的ASIC设计流程,实现了接收DBF ASIC的研制。     

宇航通用产品标准化工作探讨

结合宇航产品化工程进展情况,探讨宇航通用产品标准化工作内容以及通用产品标准的编制与应用要求,对宇航通用产品标准化工作和产品体系建设提出建议。     

东四卫星公用平台的成熟度认定与培育

开展东四平台成熟度认定与培育工作是宇航产品体系建设的重要组成部分,也是宇航产品创新的重要基础性工作。从平台单机产品成熟度分布、平台内外部接口试验和控制验证、AIT过程控制及数据包管理、平台整体试验和验证程度以及平台管理措施5个方面详细介绍了在东四平台4级成熟度认定中开展的具体工作,从队伍和管理制度建设、平台文件体系建设及管理、系统级规范制定和IDS表签署、产品保证工作规范化、单机产品成熟度提升、东四平台健壮性及可靠性提升、批产模式探索等7个方面介绍了东四平台从4级向5级成熟度提升开展的培育工作,以及所取得的工程实践经验,对相关单位开展类似工作具有很好的借鉴意义。     

把握技术特性和风险点 改进宇航产品研制模式和方法

宇航产品在研制和运行过程中发生的问题,主要是由于对宇航产品技术特性的掌握不全面,对风险点的认识与控制不到位造成的。通过对宇航产品的新技术特性、综合技术特性、动态特性、敏感特性等技术特性,以及风险盲点、技术交汇点、特性敏感点等风险点的深入分析,对宇航产品研制模式和方法提出了针对性的改进建议,如组建多学科产品开发团队,强化宇航产品详细设计及评审,强化故障模式与影响分析(FMEA)和故障树分析/事件树分析(FTA/ETA)两种方法的综合运用。上述研究成果对进一步完善源头设计,把握关键特性,有效管控宇航产品风险,具有指导意义和参考价值。     

中国宇航学会标准化分会成立申请顺利通过

<正>按照一流学会的标准,为以实际行动全面贯彻落实国家创新驱动发展战略,不断提高学会进一步做好学术交流、科普宣传、国际合作各项工作,同时,为响应和落实国家标准化改革有关精神,探索和推进航天领域团体标准化工作,中国宇航学会在第七届理事会第一次常务理事会会议上,审议通过了"中国宇航学会标准化分会"的申请。中国宇航学会标准化分会是由航天标准化与产品保证研究院     

加强组织策划 突出火工特色 做好航天单机级产品体系建设

航天产品工程作为实现中国航天科技集团公司转型升级的重要举措之一,需要各院、厂(所)在传统科研生产模式的基础上实施探索和创新。以航天火工品为背景,就院、厂(所)两级在单机级产品的产品化工作开展过程中所涉及的管理与技术工作进行了探讨,对如何有效推广宇航单机产品体系管理模式具有一定借鉴作用。     

一种基于FPGA的抗辐射加固星载ASIC设计方法

针对静态随机存储器(SRAM)型现场可编程门阵列(FPGA)空间应用的问题,提出了基于FPGA星载抗辐射加固专用集成电路(ASIC)设计的全流程,并重点对扫描链设计、存储器内建自测试、自动向量生成、ASIC封装设计、散热设计、加电振动试验等关键点的设计方法和注意事项进行了介绍。通过设计、测试、封装、试验,实现了基于静态随机存储器型FPGA转化为抗辐射加固ASIC。ASIC抗辐射总剂量大于100krad(Si),抗单粒子闩锁(SEL)阈值大于75 MeV·cm~2/mg,抗单粒子翻转(SEU)阈值大于22 MeV·cm~2/mg,满足空间应用的要求,具有很好的应用前景。     

关于宇航标准体系建设的几点思考

在论述宇航标准顶层设计目的与需求的基础上,分析我国建立宇航标准所处的技术环境特点以及需要重点考虑的问题,并提出建立我国宇航标准体系的原则及途径的建议.     

面向航天应用的高可靠性FPGA动态局部重构

在航天应用中,FPGA的单粒子翻转是影响航天器功能和寿命的重要因素,目前,部分航天产品使用定时重加载的方式避免单粒子效应的积累和影响,但是重加载的过程会导致全部FPGA逻辑中断,极大影响航天器功能的持续性。因此,文章提出了一种适用于航天的FPGA动态局部重配置系统,在阐述了FPGA动态局部重配置技术的原理和航天应用前景后,详细说明了其设计流程、硬件电路板架构和控制软件框图。通过板级试验验证了系统功能,采用示波器对结果进行了测试,证明该系统设计的高可靠性。FPGA动态局部重配置技术,既提高了FPGA的可靠性,又保证了FPGA部分关键功能的持续性。     

国外宇航产品AIT相关标准综合分析

概述NASA宇航项目系统工程过程中的AIT(总装、测试和试验),从总装、测试、试验以及技术保证等方面对NASA、MIL等与AIT相关的标准进行了综合分析,得到几点启示.