高可靠容错多重微处理机

本文论述了制造可靠的容错微处理机所需的设计方法.这种方法的效用是通过设计具有二次故障工作的电传操作飞行控制处理机来验证.这种设计方法研究 LSI 器件所出现的多故障模式和现用的LSI 电路根据所设计的设备故障率所预测的元件可靠性降低.容错是根据一组从研究 LSI 电路特别是研究微处理机得到的一般准则通过重构来实现的.人们发现当处理机适当分成几小组器件时,要求二次故障工作的容错冗余级使得可靠性级超过两小时内故障概率小于1×10~(-9)的设计目标.这种方法其所以有许多可取之处是由于设计的一组特制的 LSI 电路有三种线路(其应用在下面讲座).上述三种电路包括两种自检检测器和一个专用分割互连电路.     

微处理机的测试方法

电子设备和其它设备一样,采用折衷方法是不可避免的。在微处理机中,由于它们固有的复杂性,允许微处理机取代硬布线的逻辑板,但随之也带来下述问题:由于器件的复杂性随着用途的增加而不断增加,使用之前如何对这些复杂的器件进行充分的测试是个需要解决的问题。半导体制造厂对产品至少进行两次测试:第一次是在薄片试样阶段,挑出明显不合格的产品;第二次是在最后测试阶段,对封装     

试论航空产品的翻修时限

近年来,随着可靠性理论与工程实践的结合,可靠性理论已渐渐地由其在电子产品中的应用扩展到各个工程领域。除了产品本身的设计、工艺、制造等各个环节的可靠性(即我们说的固有可靠性)外,使用中的维护和修理(对可修复产品而言)也是保证和提高产品使用可     

空间站环控生保分系统RMS设计思路和若干关键技术分析

为实现我国空间站环控生保分系统长寿命、高可靠的任务目标,既要充分重视系统的固有可靠性,又要通过及时、有效、安全的测试与维护确保系统的任务可靠性,需要做好RMS(可靠性、维修性、保障性)设计工作.结合环控生保分系统RMS工作前期理论探索和设计实践,探讨并行开展RMS工作项目的方法和技术方案,分析RMS综合权衡、可更换单元(ORU)划分、维修可靠性分配、产品可靠性和长寿命设计等方面的关键技术.     

美国航空电子系统将采用32位微处理机芯片

美国航空航天厂商已开始在航空电子系统中采用具有 RISC 结构的32位微处理机芯片。这种芯片具有比16位微处理机高4倍的功能.未来会获得更广泛的应用。RISC 可使微处理机在尽可能短的时间周期内执行尽可能多的指令,平均     

哥达德航天中心的多微处理机系统

目前有一种明显的倾向,即按照规划使用大规模计算机所用的方法(即一台中心处理机加大量辅助设备)来规划基于微处理机的工作系统。可是,微处理机成本很低,这就允许人们考虑采用由几台中心处理机(CPU)构成一个分布式处理网的方案。这种设计方法极为简单,人们由此得到的好处远远超过了采纳这种方案稍微增加的费用。本文介绍了哥达德航天中心所设计的采用多处理机技术的两个系统。     

M6800微处理机数据采集和处理系统在发动机试车台上的应用

去年初,我们接受了××厂发动机试车测试任务,根据任务的技术要求,我们采用了微处理机方案,用M6800微处理机模板组成测试系统;在发动机试车时,测试系统以汇编程序规定的格式依次对各测量点进行采样,同时把采到的模拟量进行放大和转换成数字量,存放在随机存貯器中;试车结束后,调用BASIC高级处理程序进行数据处理,并把处理的结果按规定的格式打印制表输出。     

军用486微处理机

Intel 公司军用486微处理机是一种25MHZ 的32位微处理机,它有一百多万晶体管,在芯片上把超高速缓存、浮点硬件和存储管理集成在一起.在一个周期内它可频繁地执行已用的指令,并使用多个处理机为系统提供指令和硬件.该处理机在     

用CMOS工艺研制成功的1750单片处理机

半导体性能公司的PAOE 1750微处理机是DOD 1750A指令系统按VHSIO规模OMOS工艺实现的唯一的单片机。PAOE 1750A16位芯片有20兆赫、30兆赫或40兆赫几种时钟频率。它包括32位和48位浮点运算并在采用40兆赫频率。最大实现处理整数混合指令时每秒可执行500万条指令(MIPS)。PAOE 1750A为40兆赫频率时。执行空军DAXS浮点混合指令。其处理速度每秒秒可达2600万条指令(HIPS),20兆赫时每秒执行1200万指令。在52000平方密耳的芯片上有近200,000只晶体管。作为低     

调整和优化客户化维修方案

维修方案是航空公司依据飞机制造厂该机型的维修计划文件(MPD)制定的飞机定期维修任务的文件,它是确保飞机的固有安全性和固有可靠性水平的方法,同时也是保证飞机持续适航的必要条件.     

提高飞机发动机耐久性和可靠性的途径

飞机发动机耐久性和可靠性问题的特征之一是具有综合性和多重性。为提高飞机发动机的耐久性和可靠性,降低成本和降低故障率,应在设计阶段和加工制造阶段保证其固有耐久性和可靠性;通过大量的零部件试验、地面整机试验以及飞行试验来验证其耐久性和可靠性;在使用及维护过程中,保持其固有耐久性和可靠性。     

高频调谐器专用测试仪的研制

本文主要介绍了一种专为高频调谐器测试、检验而设计的高精度的数字式测量仪器的设计方法。测试仪的信号源部分采用的是DDS PLL的方法,信号的控制和处理部分采用的是高性能的C8051F060芯片,最后处理好的数据(幅频特性)通过PDIUS-BD12芯片传给上位机显示。     

RISC处理机对MiL-STD-1750A运算的支援

在以MIL-STD-1750A或减化指令系统计算机方式运算时,UT1750AR RTSC微处理机在芯片上支援MIL-STD-1750A32位浮点运算和48位扩充精度和浮点运算。该芯片可提供64000字     

支援目前和未来处理机的开发系统

当前的硬件模块和软件工具都仿真 MC 68000;而未来的将增加一个多用户操作系统人们打算用 EXCRmacs 开发系统来帮助设计基于 MC 68000/b位微处理机的系统。但它同以前的研制工具和微处理机并不矛盾,重要的是设计它来支援未来的处理机芯片。在那些还未推销的器件准备使用叶,EXCRmacs 开发系统编制了一种新型的5兆赫兹总线结构,这种结构称作32个地址     

采用微处理机的智能存贮器系统可以不停顿地工作

由于半导体存贮器存贮的数据越来越多,其可靠性要求越来越难以实现,所以系统设计者们正考虑用微处理机帮助解决。微处理机可以增加存贮器系统的智能,构成各种各样的存贮器结构。这样就可以增加系统可靠性,使之易于维护及产生一些与存贮器系统无关的新功能。存贮系统智能化立即为设计者提     

微处理机结构评

微处理机不管是作为像一组位片集成电路那样的单片计算机,还是作为组装的微处理机系统,其发展都异常迅速。在短短地七年里,微处理机从一组集成电路(打算代替专用袖珍计算器的普通电路)开始,逐渐发展成一套系列器件,所有这些     

强大的航空电子RISC处理机

Lockheed Sander 的航空电子局正加紧把 STAR MVR 单板计算机致力于国防应用,包括在通用座舱控制/显示子系统中对 C-130J 和 C-130/C-141飞机样式翻新增加 F-16航空电子及使用。STAR HVP(军用 VME 处理机)基于一种 MIPS 计算机系统芯片集的军用版本,并组合2种 Sander 设计的门阵列,每一种门阵列大约有20,000个门。一种 R3100浮点协作处理机,以12MFLOPS 的速度,实现 MIPS R3000 32位 RISC 微处理机。     

1553B总线接口SoC设计相关问题研究

随着电子技术的发展,实时系统对其数据总线接口的要求也越来越高.在深入研究1553B总线接口技术及协议的基础上,设计并研制了1553B总线接口SoC,该芯片自带微处理器,支持多种主机接口,可通过模式选择适配多种局部总线.同时针对所设计的SoC提出了一种通信软件的设计实现方法,该软件完成传榆层和驱动层功能.通过多种测试证明该芯片完全符合MIL-STD1553B协议,满足实时系统通信要求,具有较高的通用性、可靠性和较高的功能、性能密度.     

优化编译程序改进了RISC的性能

Oasys公司开发的优化编译程序的新系列为主要的32位RISC和其它微处理机提供了一组改进了的全局优化技术和“最有利的”代码生成技术。这个编译程序支持六种专用语言(Ada CC~(++),Fortran7,Fortran 90和Pascal)的前端机。可得到十三种通用微处理机(包括CISC和RISC机)的代码生成技术。专用语言前端机处理词汇分析程序,按照树型方式把原码分析成为程序的公用     

基于SOC的ACAS无线电高度信号激励测试的设计

本文介绍了一种以SOC为核心芯片用于机载防撞系统(ACAS)中符合ARINC552A标准无线电高度信号激励测试的软硬件设计方法.采用C8051F020型SOC芯片及OPA552等芯片搭建仿真电路,利用PDIUSBD12接口芯片建立与工控机的通讯,依据ARINC552A标准,用C51编写仿真控制程序,将仿真的ACAS无线...