一种新型相控阵雷达多目标模拟器设计

针对某型相控阵雷达目标模拟器采用单目标技术,无法真实模拟跟踪多目标回波信号的问题,设计了一种新型多目标模拟器。该模拟器采用DDS(Direct Digital Synthesis,直接数字频综)信号产生、数字信号存储及控制等技术,结合航迹数据产生与控制软件,实现多目标回波信号模拟的同时,实现并完善了模拟器的多目标引导数据注入、理论弹道演练和实测数据回放等模拟和训练功能。软件部分,在考虑目标回波特性的基础上,利用施威林Ⅰ型模型产生目标回波,实现目标回波的模拟仿真工作。在硬件上设计了以FPGA(Field Programmable Gate Array,现场可编程门阵列)为核心的功能模块,将模拟仿真信号实时生成目标回波。实际应用表明,该模拟器控制简单,运行稳定,精度高,完全满足跟踪测量和模拟训练需求。     

基于FPGA的雷达信号模拟、采集与处理系统

介绍了基于FPGA设计并实现了一种雷达信号模拟、采集与处理的系统。系统主要由计算机和带有双路高速A/D和双路高速D/A的信号处理卡组成。信号处理卡以FPGA为核心控制与处理芯片,主要完成雷达信号模拟、雷达信号处理和雷达信号采集等功能,与计算机通讯使用USB2.0接口,采用数据抽取、坐标查表映射和DirectDraw等技术在计算机显示器上以P显和A显方式进行实时显示。该系统提供在线配置功能,用户可通过USB接口对FPGA程序进行配置或升级,无须专用配置芯片,简化了电路板设计,提高了系统的灵活性。     

用FPGA实现DDS的设计

主要介绍了直接数字频率合成器DDS(Direct Digital Frequency Synthesizer,简称DDS)的原理和特点,研究了用FPGA实现DDS的设计方法,给出了为提高芯片运算速度、加大输出带宽、减小芯片面积等而采用的流水线架构、查找表压缩等优化方法.并给出了仿真结果.     

一种应用于航空发动机全权限数字电子控制系统的解算器处理技术

针对航空发动机全权限数字电子控制(FADEC)系统中解算器信号处理电路存在精度低、温漂大、响应慢、判象困难等缺点,提出一种基于现场可编程门阵列(FPGA)的解算器处理技术,采用DDS激励、模拟积分器、象限判断器等实现信号的调制解调,采集误差不超过0.208‰,温漂不大于0.1‰,谐波干扰影响仅为0.03‰,响应速度达到两个周期以内,克服了激励和反馈相位差的影响,实现了四象限判断。     

基于FPGA＋DSP＋DDS芯片的雷达信号发生器设计

现代高科技战争对雷达系统设备的功能与性能提出了越来越高的要求，信号发生器作为雷达系统的重要组成部分也面临着更高的挑战，尤其是在体积、重量、功耗以及性能等方面要求越来越严格。分析了目前信号发生器的设计方法及其优缺点，并提出了一种基于FPGA＋DSP＋DDS芯片的雷达信号发生器设计方法，信号发生器具有频率分辨率高、噪声低、体积小、功耗低和控制简单等特点，且在某型产品中成功应用。     

有源对消隐身系统设计研究

针对有源对消隐身要求的系统延时短、反应速度快、信号参数测量和对消波幅相控制精度高的特点,设计了一个基于相控阵技术、数字射频存储器(DRFM)和现场可编程门阵列(FPGA)的有源对消系统。为了解决目标雷达散射截面计算量太大、不能有流水线延迟和难以实现实时计算等问题,采用离线计算的方法,预先建立目标的全向雷达散射截面(RCS)数据库、杂波数据库和噪声数据库,由FPGA根据测得的雷达信号参数在数据库中查找到相应的目标回波数据,实时调整对消波的幅度和相位,使对方的雷达接收机始终处于合成方向图的零点。最后通过仿真计算验证了该设计方案的有效性。     

FFT处理器的FPGA设计

在雷达信号处理中,FFT占有很重要的位置,其运算时间影响整个系统的性能。传统的实现方法速度很慢,难以满足雷达信号处理的实时性要求。针对这一现状,本文研究FFT算法的VHDL程序设计方法;讨论新一代大容量、高速FPGA实现FFT处理中的若干问题;时序分析结果与matlab计算结果相一致,验证了程序的正确性。利用FPGA实现FFT处理,运算速度非常快,可以满足需要高速处理的应用场合。     

一种瞬时大带宽DRFM系统的信道化设计

为实现宽带雷达回波信号的模拟生成,通常采用基于信道化技术的射频存储(DRFM)系统。在信道化DRFM系统中,不合理的信道划分方案和多相滤波器设计会导致频谱混叠、频谱分量缺失和幅度失真。文章提出了一种相邻信道频谱有50%交叠的信道划分方法,并对信道化滤波器组进行了优化设计。在此基础上,给出了一种瞬时大带宽DRFM系统的实现方案。仿真结果表明,文章提出的设计方案可以实现Nyquist采样带宽内雷达信号的射频存储和模拟转发,且具有较小的幅度失真,可以满足瞬时大带宽雷达回波信号的模拟需求。     

基于DDS技术的雷达多普勒频率模拟器

介绍了两种采用直接数字合成(DDS)技术的雷达目标多普勒频率模拟器,在26位数字控制字的控制下,模拟器可以相参地产生高分辨率的多普勒频率信号。     

基于梳状谱发生器的毫米波相参脉压模拟器

研制了一种基于梳状谱发生器的全相参脉冲压缩毫米波雷达目标射频回波模拟器。通过与被测雷达共用基准频率参考信号,结合梳状谱发生器及DDS,保证了输出信号和雷达发射信号的相参性和快速频率跳变,实现较好的相位噪声性能和杂散抑制。该系统输出为Ka波段,带宽2GHz,步进100kHz,相位噪声小于一80dBc@1kHz,跳频时间小于2μs。     

常用雷达视频信号处理算法在FPGA上的实现

采用FPGA技术对雷达原始的视频信号进行求模、视频积累与恒虚警检测处理,克服了DSP处理速度有限、实时性差和ASIC器件灵活性差的问题。详细介绍了求模、视频积累以及恒虚警算法在FPGA芯片上实现的原理和过程,并结合仿真结果说明了利用FPGA进行雷达视频信号处理的优势。     

基于DDS驱动PLL结构的X波段雷达信号频率综合器

给出了一种基于DDS驱动PLL的频率综合器结构。该结构采用AD9854DDS芯片产生低频的参考信号,然后驱动锁相环和VCO产生X波段射频信号。实验和测量结果表明,该频率综合器具有较宽的工作带宽和较低的相位噪声,可以用来产生连续波、线性调频信号和频率捷变信号用于X波段雷达信号的仿真。     

一种基于FPGA的海杂波产生器设计

海杂波是反舰导弹末制导雷达回波的主要背景噪声,在末制导雷达模拟器的设计中,海杂波产生器是一个重要组成部分。在研究海杂波噪声概率分布密度的基础上,给出了一种基于FPGA技术的海杂波产生器的设计方案,并利用Altera公司的cyclone II系列芯片和QuartusII开发软件对设计进行了仿真验证。采用FPGA技术可以方便地对设计方案、海杂波的分布形式、数据量大小进行修改。仿真结果表明,该设计能够产生符合要求的海杂波信号,并且具有结构简单、集成度高、易于修改等特点。     

Low-cost technology for multimode radar

A flexible test bed radar architecture is described which includes an integrated RF electronics package that can support multiple radar applications, including surveillance, fire control, target acquisition, and tracking. This type of architecture can significantly reduce the cost, power, size, and weight of electronics on future weapon delivery platforms. The Army Research Laboratory (ARL) is developing technology to support multimode radar requirements. These requirements include the detection and location of moving or stationary low radar cross section targets in heavy ground clutter and the classification and/or recognition of these targets. We address these requirements with commercial-off-the-shelf (COTS) products and the integration of several enabling technologies. The test bed radar includes a direct digital synthesizer (DDS) for frequency-diverse waveform generation, a flexible wideband transceiver for bandwidth extension and frequency translation, and an open architecture signal processor with embedded wideband analog-to-digital converters for real-time acquisition and processing. Efficient signal processing algorithms have been developed to demonstrate multimode radar capability. This paper discusses the various subassemblies, algorithm efficiency, and field experiment results