遥控PSK解调数字锁相环设计

锁相环电路是星上遥控 PSK 解调器中的关键部分。数字锁相环是整个遥控 PSK 解调器实现全数字化的关键技术。文章针对卫星遥控副载波信号特点,提出一种适合卫星工程实现的数字锁相环设计方法,并进行数学仿真,给出了数字锁相环关键参数工程设计的参考值。     

可编程数字锁相环的研制

介绍一种可编程数字锁相环。它由单片机和数字锁相环构成。其中锁相环的工作状态和参数由单片机处理和控制。这样能较好地解决稳态误差与稳态建立时间之间的矛盾，基本上实现了在保证稳态误差小的同时，可大幅度地缩短稳态建立时间的目的，使原来的数字锁相环的性能更优。     

基于软件锁相环的电机速度控制系统

随着电力电子、微电子技术和控制技术的发展,一些场合对电机调速系统性能的要求越来越高,而锁相调速控制在稳速精度方面有其独特的优势。文章在改进的数字锁相环基础上,提出了软件锁相环电机速度控制系统,利用高性能微处理器实现了软件锁相环。     

数字锁相环在频分制遥测中的应用

FM/FM频分制是常用的遥测体制之一。而FM遥测数据直接数字解调以便和计算机输入口相兼容更是今后的发展方向之一。本文介绍了使用数字锁相环来实现模拟FM信号直接数字解调的设计思想,讨论了环路几个主要参数的设计方法。由于数字锁相环性能良好,且实现也较容易,因此可望在数字式FM解调器中得到广泛的应用。     

基于软件锁相环的电机速度控制系统

随着电力电子、微电子技术和控制技术的发展，一些场合对电机调速系统性能的要求越来越高，而锁相调速控制在稳速精度方面有其独特的优势。文章在改进的数字锁相环基础上，提出了软件锁相环电机速度控制系统，利用高性能微处理器实现了软件锁相环。     

同步与数据缓冲系统的同步定时器

同步定时器是ＣＤＡＳＳ／ＤＢ系统的重要部件。它用高精度数字锁相环，精确地恢复地球同步气象卫星采集的原始云图数据的同步基准信息。数字锁相环由用高速器件组成的相位比较器和用计算机软件实现的滤波器构成，采用标准频率计数方式，完成对模拟太阳（ＳＰ）和数字太阳（ＳＳＤ）的锁相及卫星上时钟频率测量等任务。     

高动态环境下三阶锁相环参数设计及性能仿真

文章分析了高动态环境下三阶锁相环参数设计方法。从环路带宽、环路稳定性方面分析比较了Meyr和Kaplan模拟环路的参数设计方法。之后分析比较数字环路的参数设计方法,包括Meyr设计方法的数字实现及Jaffe-Rechtin滤波器。最后,基于数字环路参数设计方法分析,通过性能仿真,表明在不同的输入信号动态及信噪比条件下,可以通过优化环路带宽设计参数,以减小失锁概率及跟踪误差。文章结论为高动态环境下三阶锁相环参数优化设计提供参考。     

DDS+PLL可编程全数字锁相环及其应用

提出一种采用 DDS+ PL L可编程全数字锁相环的设计方案 ,并介绍这种全数字锁相环的工作原理和应用。其中 ,锁相环采用数字控制频率综合器芯片 NCO作为环路振荡器 ,锁相环路的相位误差调整期望值存放在 RAM中 ,锁相环的工作状态和参数由计算机处理和控制。硬件电路采用大规模集成电路 EPL D集成。锁相环路具有快捕、量化精度高、抗干扰性强 ,任意可编程的特点。     

锁相环中数字分频器对输出信号相位噪声和杂散的影响

基于对数字分频器混叠效应的分析,解释了锁相环相位噪声线形模型与一些实验 结果误差较大的原因。并通过对数字分频器的建模,得到了数字分频器输出信号相位噪声和 杂散的计算方法。实验证明这种方法的计算结果与实验结果相吻合。再以此修正锁相环相位 噪声线形模型,使锁相环输出信号的相位噪声和杂散的预测能够更加准确。     

基于可变带宽数字锁相环的快速载波同步

锁相环的环路带宽和捕获时间是两个相互制约的因素。提出一种基于最小均方误差准则的自适应调整环路带宽的数字锁相环,能将锁相环的入锁时间缩短为常规锁相环需要时间的1/10,同时在稳态下达到很小的环路带宽以抑制相位噪声。     

集成锁相频率合成器设计

介绍实际应用中使用集成锁相频率合成芯片MB1504构成频率合成器的设计原理和应用方法,以实现小型化,低成本,低功耗,高品质的频率综合器。     

DDS PLL电路中的频率规划

对DDS PLL电路中杂散的产生机理进行简要分析,在此基础上对系统进行频率规划,仔细设置DDS参考、DDS输出、混频器输入等处信号的频率。实验表明,文中所做的频率规划可以有效地降低输出信号的杂散,同时不影响系统其他性能。     

星载测控应答机中嵌套环路仿真与优化

建立了星载测控应答机中嵌套环路的仿真模型,对测控应答机中嵌套锁相环路进行了分析和优化。分析发现,存在一个最佳环路带宽,使接收机锁定时间最快;嵌套结构与单环结构相比,可以获得更优的噪声特性。这些结果已用于微小型化星载测控应答机设计中,并得到实验的验证。本文建立的仿真模型可用于测控应答机的设计、调试过程,以寻求最佳设计参数、提高性能指标。     

软件锁相环的设计与应用

根据虚拟无线电技术的特点和锁相环的基本原理,提出一种适于计算机软件化实现的锁相环数学模型,分析不同参数对锁相环捕获和跟踪性能的影响,得出不同情况下参数设定的基本准则。计算机仿真结果表明,软件锁相环在加性高斯白噪声信道下具有较好的捕获与跟踪性能。最后提出软件锁相环在测控系统中实现信号实时处理的优化方法。     

Design of phase-locked loop for communication system via on-board signal processing satellites

The energy inconsistency for a multiple access system via an active satellite with simple repeating of signals is claimed. The on-board ideal signal processing algorithm resolving this inconsistency is considered and the optimal group signal processing algorithm in a manner of digital signals shape transformation followed by their time compression is suggested. The necessity for individual clock synchronization of ground stations is shown and the synchronous multiple access system block diagram with an optimal on-board signal processing is discussed.A phase disturbance dynamics of a two-loops clock synchronization system with variable time delay is investigated. A nonlinear differential-difference equation is obtained and for the first order PLL with time delay the exact solutions are found in cases of relay and linear shapes phase discriminator's characteristics. Phase errors' expressions are derived and the main factors of accuracy limiting caused by PLL's feedback time delay are established.     

超小型锁相遥测发射机模块化研制

介绍我所研制的用于弹、星载遥测系统的两点注入微波销相调频发射机的基本组成、原理分析和模块化设计，并给出了测量结果。从测量数据中可以看出，该遥测发射机具有体积小、重量轻、性能好和抗震动等特点，可满足遥测系统小型化、模块化、系列化和标准化设计要求。     

频率源对雷达测速精度影响分析

针对高稳频率源如何影响雷达测速精度问题，构建基于频率源分析雷达测速精度的理论模型，利用同步校频和互备双锁相环(PLL)改进方案实现了高稳高可靠频率源，然后通过静态模拟试验和动目标跟踪试验，分析频率源幅度、准确度、稳定度及同步校频、锁相环等模块对多普勒和测速精度的影响。结果表明，锁相环能够提升频率源短稳，降低雷达测速随机误差，同步校频能够减小本地铷钟与外部基准的频差，减小雷达测速系统误差，通过双源和双锁相环的设计，频率源切换或锁相环路切换时，也能够保证测速雷达系统正常工作。