共查询到19条相似文献,搜索用时 171 毫秒
1.
介绍一款PowerPC架构的高性能嵌入式处理单元设计.利用PowerPC体系结构内建的差错检测和报告机制,采用CPLD设计和实现了三模冗余(TMR)SDRAM存储器模块,不但提供高速存储器的容错能力,还具有差错检测能力,提高了处理单元的可靠性.介绍一个分布式容错计算机的实例,并分析了该方案的优点. 相似文献
2.
针对航天高速SpaceWire总线系统对协议IP的高可靠性要求,提出一种用于静态随机访问存储器(SRAM)型现场可编辑逻辑门阵列(FPGA)的增强三模冗余(TMR)方法。该方法对传统三模冗余和部分三模冗余做了改进,将需要进行三模冗余的原设计分为一般单元集和可靠性薄弱的关键单元集,对一般单元集中的每个单元做三模冗余,对关键单元集中的每个单元做顺序四模冗余。给出了顺序四模冗余的可靠度计算式和表决器的布尔表达式。建立了系统可靠性的马尔科夫模型并基于模型开展了可靠性仿真。仿真结果表明增强三模冗余系统的可靠性不仅明显优于传统三模冗余系统,而且优于部分三模冗余系统,使系统可靠性得到有效提高。 相似文献
3.
本文叙述了风云一号(B)星载计算机系统的构成及性能、主备双机冗余结构以及主备双机切换和备机内部A、B机自荐切换的实现过程,介绍了星载计算机的可靠性设计、冗余容错设计和星载计算机软件,也反应了星载计算机在卫星中的作用。 相似文献
4.
一种三模混合冗余总线控制系统设计研究 总被引:1,自引:0,他引:1
《航天控制》2015,(6)
为了简化三余度容错总线控制系统设计,提高其容错效率,提出了一种自检、互检与表决机制相结合的软硬件协同混合冗余管理机制。该机制采取当班机主控、备机跟随当班机运行的工作方式,构成了间接的三取二表决机制,实现了三机表决、双机热备与单机运行3种工作模式自动切换,可以容忍任何配套设备任何余度模块任意组合的一度故障与典型二度故障,取消了一般三模冗余模块之间的交叉数据通信链路,简化了软硬件设计,提高了系统实时性。试验表明,在不同的故障发生时机条件下,经过0~2个控制周期可以完成系统重构。 相似文献
5.
本文提出了以负荷分担方式组成微计算机双机容错系统的设想,讨论了这种双机容错系统的特点,结构设计和软件设计的方法.这种双机系统具有处理能力强,可以采用多种双机信息交换方式,多种故障测试、故障诊断方法和可靠性高等多方面的优点.用两台RECZ-80单板机构成的系统进行了初步的原理性试验,结果表明,这是一种容易实现的、较好的双机结构形式. 相似文献
6.
7.
8.
9.
10.
重构双机系统的可靠性分析 总被引:4,自引:0,他引:4
采用Markov过程,分别建立了容错双机系统和重构双机系统的可靠性模型,并着重研究了重构双机系统的重组时间对系统可靠性的影响。研究结果表明:重构双机系统的可靠性优于容错双机系统;在一般情况下(δ>1),可以忽略重组时间对双机系统可靠性的影响,从而可以简化重构系统的可靠性模型。 相似文献
11.
SRAM型FPGA的单粒子效应及TMR设计加固 总被引:1,自引:0,他引:1
宇宙空间中存在多种高能粒子,其辐射效应会严重威胁航天器中现场可编程门阵列(FieldProgrammable Gate Array,FPGA)器件工作的可靠性。文章研究了静态随机存储器型(Static Random AccessMemory,SRAM)FPGA中的单粒子翻转效应。理论计算表明,采用三模冗余(Triple Module Redundancy,TMR)设计方法可以有效缓解FPGA中的单粒子翻转问题。针对传统TMR设计方法的不足,提出了一种改进的TMR设计架构,并将该架构应用于某星载关键控制电路的设计中。文中的研究成果对SRAM型FPGA的空间应用有一定参考作用。 相似文献
12.
13.
基于SRAM的FPGA片上容错技术 总被引:2,自引:0,他引:2
针对基于SRAM的FPGA的结构特点,对三模冗余进行了改进,提高了可靠性。提出了一种有多个重构模块可以容忍多个故障的局部重构方法,阐述了其实现方法,并做了性能分析,运用此方法设计了自主研发项目中的遥测、遥控电路,并在美国Xilinx公司的Virtex系列FP-GA上演示了其实施过程。 相似文献
14.
15.
空间DSP信息处理系统存储器SEU加固技术研究 总被引:2,自引:0,他引:2
当前以高性能DSP为核心的信息处理系统被广泛应用于空间飞行器电子系统 中。DSP系统为实现大数据量信息处理,通常需要扩展其外部存储器。而存储器件在空间应 用中容易发生单粒子翻转(SEU:Single Event Upset),使得存储器件中数据发生改变, 从而导致系统计算结果错误,甚至可能导致系统功能失效。在介绍信息处理系统存储器件SE U机理的基础上,针对DSP信息处理系统存储器的结构特点,提出了一种基于“反熔丝型PROM +TMR加固设计FLASH+EDAC加固设计SRAM”结构的存储器SEU加固设计方案,并进行了原型实 现。实验分析表明该设计具有较好的抗SEU性能和较强的实时性,可以为同类型的空间信息 处理系统设计提供参考。
相似文献
相似文献
16.
SRAM FPGA电离辐射效应试验研究 总被引:1,自引:0,他引:1
针对SRAM FPGA空间应用日益增多,以100万门SRAM FPGA为样品,进行了单粒子效应和电离总剂量效应辐照试验。单粒子试验结果是:试验用粒子最小LET为1.66 MeV·cm2/mg,出现SEU(单粒子翻转);LET为4.17 MeV·cm2/mg,出现SEFI(单粒子功能中断),通过重新配置,样品功能恢复正常;LET在1.66~64.8 MeV?cm2/mg范围内,未出现SEL(单粒子锁定);试验发现,随SEU数量的累积,样品功耗电流会随之增加,对样品进行重新配置,电流恢复正常。电离总剂量辐照试验结果是:辐照总剂量75 krad(Si)时,2只样品功能正常,功耗电流未见明显变化。辐照到87 krad(Si)时,样品出现功能失效。试验表明SRAM FPGA属于SEU敏感的器件,且存在SEFI。SEU和SEFI会破坏器件功能,导致系统故障。空间应用SRAM FPGA必须进行抗单粒子加固设计,推荐的加固方法是三模冗余(TMR)配合定时重新配置(Scrubbing)。关键部位如控制系统慎用SRAM FPGA。 相似文献
17.
18.