一种防继电器弹跳电路在导弹时间测量中的应用

结合某型导弹时频测量装备研制，针对电磁式继电器接点通断瞬间的抖动会对其控制的电路（测试电路）产生很大影响，造成被控电路（测试电路）的工作状态不稳定；介绍了一种ISP—CPLD（ISP—In System Programmability；CPLD-Complex Programmable Logic Device）器件—MACH4系列器件，给出了开发设计流程，详细讨论了基于ISP—CPLD器件的防继电器弹跳电路的设计方法。     

新一代FPGA在星载嵌入式计算机中的应用

阐明了新一代现场可编程逻辑器件(FPGA)的特点，以及器件、内部模块、PowerPC405处理器的结构与组成。分析了其在星载嵌入式计算机中央处理器(CPU)结构设计中的应用，并给出了设计过程。采用最新的FPGA系列产品内嵌32位减少结构系统计算机(RISC)硬核和3．125Gb／S高速串行接口，可使星载嵌入式计算机的设计更为灵活，同时也提高了系统的可靠性。     

基于FPGA中CLB结构模型的内部进化及其容错

内部进化是研究在线可进化硬件的方法,可用于实现容错、自适应的航天器硬件系统.现场可编程门阵列(FPGA,Field Programmable Gate Array)是目前实现数字电路进化的主要可编程逻辑器件.本文分析了FPGA的结构特点,对其基本组成单元可配置逻辑块(CLB,Configurable Logic Block)的结构进行了简化,提出一种可编程逻辑器件模型,设计了一种基于该模型的内部进化方法,并实现了一个内部进化系统.采用故障注入的方法对内部进化的容错特性进行了研究,讨论了可进化硬件实现容错的条件.     

星载设备FPGA可靠性设计探讨

可编程逻辑器件(FPGA)在星载设备中的应用越来越广泛,其可靠性面临越来越大的挑战。本文针对星载设备FPGA可靠性设计存在的问题,从整体设计、可靠性编码、状态机操作和SRAM接口设计4个方面进行深入分析,并就状态机操作进行了重点讨论,供相关设计人员参考。     

一种高速卷积编解码器的FPGA实现

在现场可编程逻辑器件(FPGA)的基础上，采用模块化设计，将超高速集成电路硬件描述语言(VHDL)和原理图混合输入，设计了一种可实现数据高速传输的卷积编码器和维特比译码器。在编码器和译码器中采用(7，3／4)增信删余方式以提高编译码效率。设计的维特比译码器速率可达100Mb／s。     

PAL器件与PAL编程器

PAL—可编程阵列逻辑器件是七十年代末期出现的一种新型器件,由于它具有可编程性、高速、低价的优点,并可增加系统的保密性,因此在电路设计时,逐渐引起专业技术人员的重视。本文详细介绍了 PAL 器件的发展过程、分类以及应用方法,并开发了具有特色的汉化PAL 编程软件,以促进 PAL 器件在我国的开发利用。     

AlN/GaN HEMT毫米波器件结构仿真研究

为实现更高工作频率的氮化镓（gallium nitride,GaN）基高电子迁移率晶体管（high electron mobility transistor,HEMT）器件，采用薄势垒外延结构、缩小栅长对提升器件的截止频率十分重要。通过对不同氮化铝（aluminium nitride,AIN）势垒层厚度以及不同尺寸栅长的AlN/GaN HEMT进行仿真分析，系统研究不同结构对器件短沟道效应、直流及频率等特性的影响。首先固定栅长为100nm，研究了跨导与截止频率随AlN势垒层厚度的变化情况。跨导随势垒层厚度的增加先增大后减小。当势垒层厚度为4nm时，跨导达到最大值(592mS/mm)，截止频率也达到最大值。为尽可能提升器件的截止频率，同时避免器件出现短沟道效应，固定AlN势垒层厚度为4nm，研究器件截止频率与短沟道效应随器件栅长的变化情况。仿真表明器件截止频率随栅长的减小而增大，50nm栅长的器件截止频率最高，但栅长为50nm时器件短沟道效应严重，此时器件纵横比(Lg/Tbar)为12.5。因此需要提升器件的纵横比，当器件栅长达到100nm时(Lg/Tbar=25)，器件短沟道效应得到抑制，且具有较高的截止频率。仿真结果表明，AlN HEMT具有较高的截止频率，同时应采用较大的纵横比设计(纵横比为25左右)以抑制短沟道效应，为后续高频AlN/GaN HEMTs器件的制备提供了理论依据。     

知识链接

《利用脉冲激光开展的卫星用器件和电路单粒子效应试验》一文中有关术语的解释如下:单粒子效应(Single Event Effects,SEE):单个的高能重离子或者质子和中子,通过与器件材料直接的电离作用或者核反应产生的次级离子的间接电离作用,在器件中形成额外的瞬间电荷,导致器件的逻辑状     

CCD视频信号处理器件单粒子效应试验

文章利用重离子地面模拟源,采用图像分析方法,开展了CCD视频信号处理器件单粒子效应系统性试验与测试研究。首先介绍了器件单粒子效应(SEE)试验方案、试验测试系统组成;然后通过试验研究获得了器件单粒子翻转(SEU)和单粒子锁定(SEL)特征参数,评估了视频信号处理器件单粒子翻转、单粒子锁定效应对系统成像性能的影响。试验结果表明:地面试验测试系统可有效实时判断、统计该器件单粒子效应发生事件,并能直观实时观察到单粒子事件发生时遥感图像的变化;视频信号处理器件随着重离子LET值增大,其单粒子截面呈增加趋势,器件对重离子诱发的单粒子效应比较敏感;单粒子锁定对光学遥感器成像任务的危害程度高于单粒子翻转。最后给出了采取单粒子锁定防护建议。     

基于DSP+CPLD的射频源控制

采用数字信号处理器(DSP)和可编程逻辑器件(CPLD)技术，设计了射频信号源控制电路板。介绍了控制部分硬件和软件的组成，并给出了所设计软件的主程序。用线性调频和脉冲两种信号进行了仿真实验。结果表明，所设计的射频源的输出符合要求，控制灵活。     

新一代机载数据采集器设计思路及应用技术探讨

KAM500采集系统设计思想先进,使用了现代计算机技术和现场可编程逻辑器件,具有各通道同步采样, 数据采集、传输与编码相对独立,数字滤波,利用LOOKUP表进行非线性补偿、调节等特点。该系统通过KSMV2软件进 行编程、管理和数据检查。     

基于FPGA的CMOS图像传感器LUPA-4000时序设计

文章在分析CYPRESS公司CMOS图像传感器LUPA-4000驱动时序的基础上,采用现场可编程逻辑阵列(FPGA)作为其硬件实现平台,使用Verilog作为该时序设计的编程语言,设计了在其极限频率66MHz下,包含系统校时功能、积分时间可调功能、并行操作功能、多斜率积分功能和NDR(Non-destructive readout)功能的驱动时序。该设计不仅能产生正确的时序以驱动芯片正常工作,而且充分开发了该器件的辅助扩展功能,大大增加了器件使用的灵活性,有效提高了该传感器的成像品质。经软件仿真和结合硬件平台的测试证明:该设计的正确性和稳定性均满足要求。此时序设计驱动下的探测器芯片动态范围更大、工作更灵活,适合于空间探测,尤其适用于空间暗目标的动态跟踪。     

PAPR/ENOB对通信系统性能影响的仿真方法

介绍正交频分复用 OFDM(Orthogonal Frequency Division Multiplexing)系统中降低峰均比 PAPR(Peakto Average Power Ratio)的方法。考虑到 80 2 .1 1 .g系统的兼容性 ,可用过采样限幅处理降低 PAPR。由于是 OFDM系统PAPR,因而对模拟器件的性能要求比较严格。文中给出了进行 ADC/DAC(模数转换 /数模转换 ,Analog to DigitalConvert/Digital to Analog Convert)和放大器仿真的模型和方法 ,并应用到 80 2 .1 1 .g系统设计中 ,得到了系统中模拟器件选择的一些指导参数。该方法对系统设计中模拟器件参数的选取有一定的参考价值。利用放大器软限幅特性以及ADC/DAC有效位数的模型可以进行整个系统中定点性能仿真。     

单板双机嵌入式486容错子系统的设计

针对空间辐射环境中比较容易发生的单粒子翻转事件 ,提出一种低成本的商用器件解决方案———单板双机嵌入式容错子系统。该子系统把两个相对独立的嵌入式 4 86单机通过现场可编程门阵列 (FPGA)耦合起来 ,双机通信和数据比对都通过FPGA来完成 ,同时通过数据比对发现和消除单粒子翻转 (SEU)所引起的错误。由于系统中应用了较多超大规模集成电路 ,系统非常紧凑 ,用单板就实现了一个容错子系统     

微型多路 PCM 遥测编码器的设计

针对遥测系统愈来愈小的重量和体积的要求，介绍遥测系统发送端ＰＣＭ遥测编码器的几种实现方法，并对某遥测系统的ＰＣＭ编码器采用了数字逻辑电路来实现，详细介绍其设计思路及过程。设计的编码器，全部控制电路由一片可编程逻辑器件（ＰＬＤ）来完成，减小了电路板的面积。     

基于PCI总线的数据采集图像快视系统

文章介绍了一种基于PCI总线,利用PLX 9054控制器和X ilinx可编程逻辑器件设计的、基于PC机的卫星数据高速地面采集及图像数据快速显视系统,在介绍了PCI总线和PLX9054控制器后,重点阐述了数据采集及图像数据快速显示的软硬件关键技术,并给出了测试结果。     

双向时间传输数字中频接收系统的实现

介绍了双向时间传输的中频接收系统的数字化方案及其中采用的关键技术和算法。对伪码时域／频域二维N通道捕获、载波恢复FLL／PLL环进行了较详细的讨论。接收机硬件采用大规模可编逻辑器件，采用可编程的信号处理方法，使接收机的可靠性和灵活性都得到提高。     

高速帧转移型面阵CCD器件的时序设计

介绍了512×512高速帧转移面阵CCD器件时序设计的方法。在分析器件结构和时序关系的’基础上,确定了时序设计的主要参数,并利用复杂可编程逻辑器件（CPLD）EPM7256AETC100—5实现了CCD器件工作所需的各种时序信号。通过时序仿真证明,设计方法正确可行,运行稳定。     

《可编程逻辑器件原理与应用》教学与实践

文中介绍了《可编程逻辑器件原理与应用》课程的特点、教学内容、教学安排以及实验安排，总结了教学实践中的体会。     

微光视觉CCD在卫星云图观测中的应用

为满足气象云图观测对电荷耦合器件(CCD)的量子效率、器件规模、像素尺寸和动态范围等提出的更高要求,可选用超低噪声和高量子效率的微光视觉电荷耦合器件(L3VisionCCD)。分析了该种器件的电子倍增工作原理和性能特点,并给出CCD97器件的部分参数。讨论了L3VisionCCD器件用于云图观测时的增益选择与控制、动态范围控制,以及器件规模与实现等关键技术。分析表明,L3VisionCCD器件尤其适用于可见光云图观测,可进一步增大云图的动态范围。