| 多码率串并Viterbi译码器优化设计 |
| |
| 引用本文： | 王闰昕,刘荣科,赵岭.多码率串并Viterbi译码器优化设计[J].中国空间科学技术,2011,31(3):56-61,70. |
| |
| 作者姓名： | 王闰昕 刘荣科 赵岭 |
| |
| 作者单位： | 北京航空航天大学电子信息工程学院,北京,100191 |
| |
| 摘 要： | 为了降低Viterbi译码器的硬件复杂度,对其结构特点进行了研究.通过分析卷积码的特点,对支路度量单元进行了优化,使每次所计算的支路度量值从16个减少到4个.使用灵活快速的回溯算法实现了回溯参数可配置;用同一个硬件结构实现了对CCSDS标准中的多码率删余卷积码的译码.优化结构与传统串并结构相比,译码速度相同,硬件资源可...
|
| 关 键 词： | 卷积码 串并结构 多码率 维特比译码器 优化设计 |
Optimal Design of Serial-parallel Viterbi Decoder with Multi-rate Convolutional Codes |
| |
| Wang Runxin,Liu Rongke,Zhao Ling.Optimal Design of Serial-parallel Viterbi Decoder with Multi-rate Convolutional Codes[J].Chinese Space Science and Technology,2011,31(3):56-61,70. |
| |
| Authors: | Wang Runxin Liu Rongke Zhao Ling |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
