首页 | 本学科首页   官方微博 | 高级检索  
     检索      

基于130nm 工艺嵌入式SRAM 单粒子软错误加固技术研究
作者姓名:张 健  赖晓玲  周国昌  巨 艇  王 轩
作者单位:中国空间技术研究院西安分院,西安 710000;中国空间技术研究院西安分院,西安 710000;中国空间技术研究院西安分院,西安 710000;中国空间技术研究院西安分院,西安 710000;中国空间技术研究院西安分院,西安 710000
摘    要:在空间环境中,嵌入式SRAM 易受高能粒子的作用发生单粒子软错误,针对这一现象,文章研究了深亚微米工艺下嵌入式SRAM 的单粒子软错误加固技术,提出了版图级、电路级与系统级加固技术相结合的SRAM 加固方法以实现减小硬件开销、提高抗单粒子软错误的能力。并基于该方法设计了电路级与TMR(三模冗余)系统级加固相结合、电路级与EDAC(纠检错码)系统级加固相结合和只做电路级加固的3 种测试芯片。在兰州近物所使用Kr 粒子对所设计的测试芯片进行单粒子软错误实验,实验结果表明,系统级加固的SRAM 抗单粒子软错误能力与写入频率有关,其中当SRAM 的写入频率小于0. 1s 时,较只做电路级加固的芯片,系统级和电路级加固相结合的SRAM 可实现翻转bit 数降低2 个数量级,从而大大优化了SRAM 抗单粒子软错误的性能。并根据实验数据量化了加固措施、写频率和SRAM 单粒子翻转截面之间的关系,以指导在抗辐照ASIC(专用集成电路)设计中同时兼顾资源开销和可靠性的SRAM 加固方案的选择。

关 键 词:嵌入式SRAM  单粒子软错误  抗辐照ASIC
本文献已被 万方数据 等数据库收录!
点击此处可从《》浏览原始摘要信息
点击此处可从《》下载免费的PDF全文
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号