CMOS集成电路中的交扰分析

本文指出CMOS(互补—金属—氧化物—半导体)集成电路内传输线间的交扰耦合如何通过影响逻辑和模拟元件的传播延迟而引起错误状态。提出了用于寄生电容耦合效应计算的简化模型,计算了交扰对基本功能部件如逻辑门电路、锁存器、RAM存储器和模/数转换器性能的影响。