基于RapidIO的FPGA硬件抽象层设计 |
| |
摘 要: | 本文针对SCA2.2.2软件通信体系结构提出的硬件抽象层(MHAL)设计规范,研究设计了一种现场可编程逻辑门阵列(FPGA)上基于Rapid IO总线IP核的MHAL,实现了波形设计与具体硬件平台分离。该设计基于采用适合嵌入式通信系统的高速可靠、低延迟的Rapid IO总线联接的硬件平台。通过仿真软件和硬件平台对其功能和性能进行了验证,对实际工程应用有极大的参考价值。
|
Design of Modem Hardware Abstract Layer on FPGABased on RapidIO |
| |
Abstract: | |
| |
Keywords: | |
本文献已被 CNKI 万方数据 等数据库收录! |
|