| 一种高速卷积编解码器的FPGA实现 |
| |
| 引用本文： | 周希侠,朱克勤,周少骞. 一种高速卷积编解码器的FPGA实现[J]. 上海航天, 2004, 21(3): 29-33 |
| |
| 作者姓名： | 周希侠 朱克勤 周少骞 |
| |
| 作者单位： | 上海航天测控通信研究所,上海,200086 |
| |
| 摘 要： | 在现场可编程逻辑器件(FPGA)的基础上，采用模块化设计，将超高速集成电路硬件描述语言(VHDL)和原理图混合输入，设计了一种可实现数据高速传输的卷积编码器和维特比译码器。在编码器和译码器中采用(7，3／4)增信删余方式以提高编译码效率。设计的维特比译码器速率可达100Mb／s。
|
| 关 键 词： | 现场可编程逻辑器件 超高速集成电路硬件描述语言 卷积编码 软判决维特比译码算法 增信删余 |
| 文章编号： | 1006-1630(2004)03-0029-05 |
| 修稿时间： | 2003-05-15 |
FPGA Implementation of a High-Data Rate Convolutional Codec |
| |
| ZHOU Xi-xia,ZHU Ke-qin,ZHOU Shao-qian. FPGA Implementation of a High-Data Rate Convolutional Codec[J]. Aerospace Shanghai, 2004, 21(3): 29-33 |
| |
| Authors: | ZHOU Xi-xia ZHU Ke-qin ZHOU Shao-qian |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
