| 多码率RS码部分并行译码结构设计 |
| |
| 引用本文： | 侯毅,刘荣科,赵岭. 多码率RS码部分并行译码结构设计[J]. 北京航空航天大学学报, 2010, 36(7): 845-848 |
| |
| 作者姓名： | 侯毅 刘荣科 赵岭 |
| |
| 作者单位： | 北京航空航天大学,电子信息工程学院,北京,100191;北京航空航天大学,电子信息工程学院,北京,100191;北京航空航天大学,电子信息工程学院,北京,100191 |
| |
| 摘 要： | 为了满足在一个通信系统中使用多码率RS(Reed-Solomon)码的需求,提出了一种多码率部分并行结构的RS码译码器.按照功能,该译码器可分为伴随式计算模块,关键方程求解模块以及错误位置和错误值求解模块3个主要组成部分.针对符合CCSDS标准的2种RS码的特点,将运算系数相同的伴随式计算子单元进行复用;在关键方程的求解运算中使用一种新颖的部分并行结构,使得复用部分和非复用部分的运算周期相同,以减少运算等待时间,提高译码效率;在错误位置和错误值求解中采用查表方式完成Forney算法的系数相乘,并复用求逆查表运算和系数相同的钱氏搜索计算子单元,以减少资源的消耗.通过码率选择信号,可以选择RS(255,223)和RS(255,239)2种译码模式.通过Altera公司的FPGA(Field Pro-grammable Gate Array)对该多码率译码器进行了硬件实现,结果显示此译码器仅消耗2981个逻辑单元和9472 bit的存储器资源,大大低于2种单一码率译码器消耗资源的总和.
|
| 关 键 词： | 通信编码 硬件 Reed-Solomon码 多码率 现场可编程逻辑阵列 |
| 收稿时间： | 2009-05-12 |
Partially parallel decoder structure of multi-rate RS codes |
| |
| Hou Yi,Liu Rongke,Zhao Ling. Partially parallel decoder structure of multi-rate RS codes[J]. Journal of Beijing University of Aeronautics and Astronautics, 2010, 36(7): 845-848 |
| |
| Authors: | Hou Yi Liu Rongke Zhao Ling |
| |
| Affiliation: | School of Electronics and Information Engineering, Beijing University of Aeronautics and Astronautics, Beijing 100191, China |
| |
| Abstract: | To meet the requirement of using multi-rate RS(Reed-Solomon) codes in the communication system,a multi-rate partially parallel RS codes decoder architecture was presented.This decoder can be divided into three major blocks by its function: the syndrome computation block,the key-equation solver block and the Chien search and error evaluator block.According to the characteristic of the two RS codes specified in CCSDS standards,the syndrome computation cells of different code rates which have the same factor s... |
| |
| Keywords: | channel coding hardware Reed-Solomon codes multi-rate field programmable gate array |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
| 点击此处可从《北京航空航天大学学报》浏览原始摘要信息 |
|
点击此处可从《北京航空航天大学学报》下载全文 |
|
