探测器图像中值滤波算法的FPGA设计与实现 |
| |
作者单位: | ;1.北华航天工业学院电子与控制工程学院 |
| |
摘 要: | 为解决上位机软件进行中值滤波算法对安检图像预处理速度有限问题,针对探测器的数据发送方式,利用现场可编程门阵列(FPGA)的并行处理能力,对中值滤波算法进行流水线设计,并通过硬件描述语言Verilog进行设计实现。实验证明,改进的算法在处理速度上比传统的冒泡算法提高了70%左右。
|
关 键 词: | 探测器 安检图像 现场可编程门阵列 中值滤波 |
Design and Implementation of Median Filter Algorithm for Detector Image Based on FPGA |
| |
Abstract: | |
| |
Keywords: | |
本文献已被 CNKI 等数据库收录! |
|