| FPGA实现的基4 FFT处理器高效排序算法研究 |
| |
| 引用本文： | 伍万棱,邵杰,冼楚华.FPGA实现的基4 FFT处理器高效排序算法研究[J].南京航空航天大学学报,2005,37(2):222-226. |
| |
| 作者姓名： | 伍万棱 邵杰 冼楚华 |
| |
| 作者单位： | 南京航空航天大学信息科学与技术学院,南京,210016 |
| |
| 基金项目： | 南京航空航天大学本科生科技创新基金资助项目。 |
| |
| 摘 要： | 在FFT处理器的设计中，蝶形处理部件是关系整个处理器运行速度与资源的核心部分。对于1024点的FFT复数浮点运算，本文旨在提出一种高效的基4排序算法，该算法基于按时间抽取的基4FFT，结合了流水线和并行方式的特点，利用4个循环序列进行时序控制，用3个实数乘法器实现基4蝶形的3次复数乘法，相对于传统的基4FFT算法可以节省75％的乘法器逻辑资源。实验结果表明，用该算法设计的1024点复数基4FFT处理器在100MHz的主时钟频率下运算速度为51．29μs，满足了FFT运算的高速实时性要求。由于该排序思想可以较方便地扩展到基8或基16，但不增加进行一次基本蝶算的时钟周期数，依然是4个，故对于高基数将具有更高的效率。
|
| 关 键 词： | FFT处理器 基4排序算法 流水线方式 并行方式 基4蝶形 |
| 文章编号： | 1005-2615(2005)02-0222-05 |
| 修稿时间： | 2004年6月7日 |
Efficient Sorting Architecture for Radix-4 FFT in FPGA |
| |
| WU Wan-leng,SHAO Jie,XIAN Chu-hua.Efficient Sorting Architecture for Radix-4 FFT in FPGA[J].Journal of Nanjing University of Aeronautics & Astronautics,2005,37(2):222-226. |
| |
| Authors: | WU Wan-leng SHAO Jie XIAN Chu-hua |
| |
| Abstract: | |
| |
| Keywords: | FFT processor radix-4 sorting architecture pipeline scheme parallel scheme radix-4 butterfly |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
