首页 | 本学科首页   官方微博 | 高级检索  
     检索      

二进制数开任意正整数次方运算 的硬件方法
引用本文:赖大彧,刘荣科.二进制数开任意正整数次方运算 的硬件方法[J].北京航空航天大学学报,2008,34(8):940-943.
作者姓名:赖大彧  刘荣科
作者单位:北京航空航天大学 电子信息工程学院, 北京 100191
摘    要:一种适合于硬件的、普适的、开任意次方的方法,从左至右进行计算,首先得到开方结果的高位,最后得到低位.应用到FPGA(Field Programmable Gate Array)中,与查表结合,对不同的开方次数,模块修改非常方便,普适性较高.该方法消耗的时间与开方的次数呈线性关系.在对一个12bit数开三次方时,消耗的时间不足传统循环搜索法的50%,所消耗的存储空间不足传统的查表法的2%,并且存储空间上的优势在被开方位数越大的时候越明显.更重要的是,该方法所用的模块只需修改数据位宽和循环次数两处地方就可以提高到任意的精度. 

关 键 词:开方    硬件    Verilog  HDL
收稿时间:2007-07-04

Novel method of extraction for binary based on hardware
Lai Dayu,Liu Rongke.Novel method of extraction for binary based on hardware[J].Journal of Beijing University of Aeronautics and Astronautics,2008,34(8):940-943.
Authors:Lai Dayu  Liu Rongke
Institution:School of Electronics and Information Engineering, Beijing University of Aeronautics and Astronautics, Beijing 100191, China
Abstract:A method of any order extraction,works from left to right,which is based on hardware and calculates out the most significant bit(MSB) of the result first and the least significant bit(LSB) last.While applied in field programmable gate array(FPGA),the method can combine with looking up table(LUT).Using this method,the occupying time is linear to the extraction order.While doing a 3 order extraction for a 12 bit data,the occupying time of this method is 50% less than the traditional searching method,and the o...
Keywords:Verilog HDL
本文献已被 CNKI 维普 万方数据 等数据库收录!
点击此处可从《北京航空航天大学学报》浏览原始摘要信息
点击此处可从《北京航空航天大学学报》下载免费的PDF全文
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号