| 高速RS译码器的FPGA实现 |
| |
| 引用本文： | 杨爱良.高速RS译码器的FPGA实现[J].航空电子技术,2006,37(2):20-22. |
| |
| 作者姓名： | 杨爱良 |
| |
| 作者单位： | 中国航空无线电电子研究所,上海,200233 |
| |
| 摘 要： | 详细描述了RS译码器的结构及设计;并采用FPGA技术实现了高速RS译码器。测试表明,其最高传输速率可达100MB／s。该译码器可满足高码率传输需求的场合。
|
| 关 键 词： | 译码器 Reed-Solomon码 现场可编程门阵列 |
| 文章编号： | 1006-141X(2006)02-0020-03 |
| 修稿时间： | 2005年7月4日 |
Implementation of High-Speed RS Decoder Based on FPGA |
| |
| YANG Ai-liang.Implementation of High-Speed RS Decoder Based on FPGA[J].Avionics Technology,2006,37(2):20-22. |
| |
| Authors: | YANG Ai-liang |
| |
| Abstract: | In this paper, the structure and design of RS decoder is described, and high-speed RS decoder has been implemented by using FPGA technology. The experimental results show that the max transfer rate is 100MB/s, and the decoder can meet these applications of high-code rate. |
| |
| Keywords: | decoder Reed-Solomon code FPGA |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
