基于ADF4153的频率合成器设计

设计实现一种基于ADF4153的频率合成器,介绍该频率合成器的构成原理。结合测试结果对本频率合成器进行相位噪声性能分析和杂散分析,并提出相应的改善措施。利用软件仿真对环路的稳定性进行分析。测试及分析结果表明,本频率合成器相位噪声水平可达-96.59dBc@10kHz,杂散抑制大于45dBc,频率合成器环路工作稳定。     

多环小步进频综杂散分析与设计

对多环混频锁相式小步进频综的杂散和相噪等关键指标进行理论分析,对杂散规律、杂散电平及杂散频率给出简单、有效的工程数学方法。在此基础上设计实现S/C频段宽带小步进高性能频综,带宽分别为500MHz/1300MHz,杂散电平<-75dBc。     

锁相环中数字分频器对输出信号相位噪声和杂散的影响

基于对数字分频器混叠效应的分析,解释了锁相环相位噪声线形模型与一些实验 结果误差较大的原因。并通过对数字分频器的建模,得到了数字分频器输出信号相位噪声和 杂散的计算方法。实验证明这种方法的计算结果与实验结果相吻合。再以此修正锁相环相位 噪声线形模型,使锁相环输出信号的相位噪声和杂散的预测能够更加准确。     

实现DDS的波形存储表幅度值压缩方法

简介直接数字频率合成器的原理 ,提出在自行设计 DDS时采用波形存储表幅度值压缩方法以降低输出频谱的杂散。文中阐述正弦相位差法、Nicholas优化结构等幅度值压缩方法的有关原理和具体实现方法 ,并提出一种在现有方法上进一步提高压缩比的改进办法 ,最后 ,给出在 Matlab中 Simulink下的仿真验证结果