高性能晶振倍频链

介绍晶振倍频链的设计原理、组成.测试表明,已研制的各频段晶振倍频链的各项指标,尤其是输出信号的单边带相位噪声较优良.分析表明,因倍频链引起的相位噪声变坏度达到理论值.用HP3048A相位噪声测试仪测量各频段的晶振倍频链分别是:当偏离载频1kHz处,输出信号分别为2.2GHz、10GHz和2cm时,相应的边带相位噪声分别为-110dBC/Hz、-98dBC/Hz和-95dBC/Hz.这些指标均达到80年代国际先进水平.带宽为3%—4%的晶振倍频链已在整机或仪器上使用,效果良好.     

低相位噪声10次倍频器研究

研制了低相位噪声10次倍频器。采用了5、2次倍频级联方法,使倍频器在100MHz/0dBm信号输入下,输出1GHz/10dBm信号,杂散小于<-55dB。介绍了倍频器的设计思路、调试方法和测试结果等。     

3GHz低噪声倍频器的结构设计

一、引言 3GHz低噪声倍频器主要用于三座标雷达发射和接收系统捷变频率合成器中。它具有极好的短期频率稳定度及频谱纯度。文中着重介绍了倍频器结构的设计方案。在设计中采用了微带技术,封闭式隔离屏蔽及三板线传输带型式,经测试获得了较好效果。实验结果达到;短期频率稳定度σ_y(τ)优于1.7×10~(-10)/ms;5.5×10~(-11)/10ms;￡(f):—105dB/Hz(1kHz);-115dBc/Hz(10kHz)。杂波抑制度大于60dB。上述指标相当于或超过美国HP8672频率综合器中倍频器的技术水平。     

一种芯片原子钟专用锁相倍频器研究与设计实现

分析了倍频器对芯片原子钟稳定度指标的影响,并以此提出了对倍频器的设计要求。介绍了国内外几种典型的原子钟倍频器,提出了一种基于撞-D调制的芯片原子钟专用锁相倍频器方案,并采用分离器件对该方案进行了验证,实现了与传统铷钟物理系统的闭环锁定,铷原子频标稳定度指标达4.7E-12/s,能满足原子钟的研制需求。基于该方案开展了倍频器芯片的设计和流片,实现了3.4GHz的芯片原子钟专用芯片,与物理系统进行联调锁定后稳定度指标达5.5E-11/s,表明该芯片可满足芯片原子钟的设计要求。     

EHF频段低噪声接收机

文章描述了为某预研课题研制的7套EHF频段低噪声接收机组成、设计及测试结果。接收机实现44GHz的低噪声放大、44GHz/4GHz的变频、中频放大等功能,7套接收机噪声系数3～5．3dB,典型增益55～58dB,输出1 dB压缩点均大于15 dBm。本振部分采用恒温槽晶振和锁相倍频技术,提供稳定的微波本振信号。     

一种新型的可编程自适应数字频率倍频器

介绍了一种新型可编程自适应数字频率倍频器，与传统的模拟和数字倍频器相比，它具有跟踪速度快、相位精度高和频率范围宽等优点。     

R&S推出新型倍频器

罗德与施瓦茨新推出3种不同频段的倍频器,从而将微波源频段扩展至110GHz。R&SSMZ系列是市场上第一款内置电子衰减器和机械衰减器的倍频器,是R&SSMF100A系列微波信号源的完美补充组合。R&SSMF100A除了可以控制R&SSMZ倍频器外,还可以实     

微波FET有源倍频器的工程设计

介绍了一种微波PET有源倍频器的工程设计方法,采用该方法研制的Ku波段五次倍频器具有倍频效率高、温度稳定性好的特点,适合于星载应用。     

微波FET有源倍频器的工程设计

介绍了一种微波FET有源倍频器的工程设计方法，采用该方法研制的Ku波段五次倍频器具有倍频效率高、温度稳定性好的特点，适合于星载应用。