一种准循环低密度校验码部分并行编码结构设计

为了满足在一个系统中使用多码率低密度奇偶校验（LDPC）码字的需求,设计了一个多码率准循环LDPC（QC LDPC）码编码器;按照功能,将编码器分成输入缓存单元（ISU）、生成矩阵存储单元（GMSU）、矩阵乘法运算单元（MMU）以及输出缓存单元（OSU）4个主要组成部分;通过使用多个小块存储器组合的方式设计ISU可以使无效存储空间降到最低;通过分析各种码率生成矩阵特点,将矩阵进行分割,从而将各种码率生成矩阵所需要的信息存储在若干个存储单元中;MMU用于完成信息位与矩阵的乘法与求和运算,运算单元的数目和GMSU的数目相等;OSU中包括两个存储器,采用乒乓操作,以提高编码速率。通过管脚的选择,此编码器支持0.4, 0.6以及0.8码率3种编码模式。最后用Altera公司的现场可编程门阵列（FPGA）EP1S801508C7对编码器进行了实现。结果显示此编码器仅耗费5 339个逻辑单元,占FPGA总逻辑单元的7%,耗费439 296比特的存储器资源,占FPGA总存储器资源的6%。     

基于LDPC码的差分空时编码调制的联合优化

提出一种新的结合低密度校验码（LDPC）和差分空时调制（DSTM）的联合编码调制方案。该方案利用非正则LDPC码中不同度的信息节点具有不同纠错能力的特性,用一个分量码取代传统多级编码（MLC）方案中多个分量码,并通过特定的映射法则,使得系统可以同样逼近联合编码调制的信道容量,并具有更低的编译码复杂度。在分析和阐述了离散概率密度演化理论和多维线性空间极值问题的基础上,给出了适合于该方案的非正则LDPC码的搜索算法和搜索结果。同时仿真比较了不同星座和不同空时编码的选择对系统性能的影响。在准静态MIMO衰落信道下仿真结果表明．该方案能显著提高系统性能。     

双重迭代置信传播空时编码调制及其在准静态MIMO衰落信道下的性能

提出一种结合低密度校验码和空时分组码的置信传播编码调制方案，并对其在准静态MIMO衰落信道下成对差错概率及最优星座选择进行了分析，并给出了相应的参考设计准则。为防止过多错误反馈造成译码失效，提出采用内、外双重迭代方式提高系统的鲁棒性。同时．由于该方案LDPC(Low—density parity—check)码校验矩阵作为迭代终止判决准则，使得迭代算法的平均复杂度降低。     

低密度射流的特征频率

采用激光粒子动态分析仪研究了低雷诺数时密度比对自由圆射流近喷嘴区轴线相干结构特征频率的影响。空气射流和二氧化碳射流核心区的末端 ,能谱上才出现显著的峰值 ,其Strouhal数约为 0 .41。氢气射流时在喷口附近 (x 496.6时 ,随x的增大 ,能谱上出现了基波的高次谐波。     

采用LDPC码方案的战术数据链系统

战术数据链系统能够提高部队信息化作战能力,其中信道编码技术是保证消息传输可靠性的关键技术之一.构建了一种新的战术数据链系统,系统采用低密度奇偶校验(LDPC,Low-Density Parity-Check)码方案,LDPC码是适用于传输可靠性要求高的通信系统的新型码组.介绍了LDPC码方案中的和积算法,描述了系统的传输模型,分析了系统在固定频率和加性白色高斯噪声(AWGN,Additive White Gaussian Noise)信道条件下的链路性能.利用计算机进行蒙特卡罗仿真,结果表明:在AWGN信道和瑞利衰落信道下,LDPC编码方案可以有效地降低数据链系统的误比特率,取得比采用里德·所罗门编码的联合战术信息分发系统更好的误码性能.LDPC码作为信道编码技术的备选码组,为进一步提高战术数据链的可靠性提供了一种解决方案.      

国产超薄铝蜂窝芯材在太阳翼基板的应用

针对太阳翼基板国产高性能低密度超薄铝蜂窝的自主可控需求,开展分析和试验,验证国产超薄铝蜂窝芯材应用于太阳翼基板的技术可行性。首先建立有限元模型进行准静态载荷分析,基板蜂窝芯子最大横向剪切应力为0.345 MPa,小于剪切强度0.36 MPa,满足强度裕度要求。其次,针对目前超薄蜂窝研制批次稳定性较差、剪切模量波动性较大的问题,对蜂窝剪切模量波动对基板力学性能的影响进行分析,结果表明,基板应力应变分布水平对剪切模量变化不敏感,蜂窝剪切模量降低50%后,基板蒙皮碳纤维最大应变减小3%,蜂窝芯子最大横向剪切应力减小9%,基板最大位移增加7%,可为蜂窝评估提供数据支撑。最后,开展基板缩比件和全尺寸基板的力、热试验,试验后基板未发生损伤。分析和试验结果表明：国产超薄铝蜂窝芯材性能满足要求,可在太阳翼基板上应用。     

Nb-40Ti-15Al合金中硼的微合金化细晶作用

利用金相显微镜(OM)、X衍射(XRD)、扫描电镜(SEM)和能谱(EDS)等测试设备分析了微量硼元素对Nb-40Ti-15Al合金的晶粒细化作用以及硼在晶粒内和晶界的分布情况。结果表明,当合金中硼含量高于0.5%(质量分数)时,晶粒细化开始变得显著,预期对合金的低温脆性有一定程度的改善效果。背散射电子像(BSE)显示硼元素大量富集在晶界上,从而得出硼的细晶作用主要缘于其在合金的B2/β相基体中固溶度甚小,从而导致凝固前沿成分过冷。     

High Hardware Utilization and Low Memory Block Requirement Decoding of QC-LDPC Codes

This paper presents a simple yet effective decoding for general quasi-cyclic low-density parity-check (QC-LDPC) codes, which not only achieves high hardware utility efficiency (HUE), but also brings about great memory block reduction without any performance degradation. The main idea is to split the check matrix into several row blocks, then to perform the improved message passing computations sequentially block by block. As the decoding algorithm improves, the sequential tie between the two-phase computations is broken, so that the two-phase computations can be overlapped which bring in high HUE. Two overlapping schemes are also presented, each of which suits a different situation. In addition, an efficient memory arrangement scheme is proposed to reduce the great memory block requirement of the LDPC decoder. As an example, for the 0.4 rate LDPC code selected from Chinese Digital TV Terrestrial Broadcasting (DTTB), our decoding saves over 80% memory blocks compared with the conventional decoding, and the decoder achieves 0.97 HUE. Finally, the 0.4 rate LDPC decoder is implemented on an FPGA device EP2S30 (speed grade -5). Using 8 row processing units, the decoder can achieve a maximum net throughput of 28.5 Mbps at 20 iterations.     

一种多码率QC-LDPC码译码结构设计与实现

为了满足在一个系统中使用多码率LDPC(Low Density Parity Check)码字的需求,设计了一个7Kbit长度多码率LDPC码的译码器,分析了各种码率之间校验矩阵的相似性,提出了复合译码结构中变量节点运算单元、校验节点运算单元以及迭代存储器单元的复用方案.通过在变量节点运算单元以及校验节点运算单元输入端增加若干选通开关,就可以使这些运算单元适于多码率的处理.通过管脚的选择,此译码器支持非规则0.4码率、非规则0.6码率以及非规则0.8码率3种工作译码模式,并用Altera公司的FPGA进行了实现.综合结果表明,所提出的复合结构在不损伤单码率译码性能的前提下,仅用略多于0.8码率LDPC码单独译码的硬件资源实现了3种码率码字的译码.