异步串行智能通信的FPGA实现方法

可编程逻辑器件随着微电子制造工艺的发展取得了长足的进步,今天已经发展成为可以完成超大规模的复杂组合逻辑与时序逻辑的现场可编程逻辑器件(FPGA)和复杂可编程逻辑器件(CPLD).本设计介绍了用FPGA 实现内部带FIFO的五路异步串行通信.设计中采用VHDL语言描述,使用Xilinx公司的Spartan-II系列的FPGA芯片.     

基于PCI总线的电子舱信号群高速采集系统

设计并实现了一种基于PCI总线的高速数据采集系统,主要包括模拟输入、信号调理、模数转换、数据传输存储以及计算机接口等部分.此系统可用于对某型号电子舱信号群进行实时高速采集,其性能和指标均满足要求.     

基于S5933的高速数据发送板卡的CPLD设计

讨论利用 PCI专用接口芯片 S5 933进行 PCI高速数据传输的方法。简要介绍 PCI总线及 S5 933的内部结构 ,对 S5 933的 3种数据传输方式进行简介 ,并通过实际工作描述用 CPL D进行高速数据发送板卡的逻辑控制设计。     

基于一种专用星载高速总线结构的FIFO容量计算

目前在拥有多遥感器的遥感卫星数据传输与处理系统中关于FIFO容量的计算还没有一种准确的计算方法。针对专用星载高速数据传输总线结构的数据传输过程,推导出了计算FIFO中可能达到的最大数据量的一种算法,为FIFO的容量选取提供了理论计算依据。仿真结果表明,推导出的计算公式对FIFO容量选取有很强的工程指导意义。与目前凭经验选取FIFO容量的方法相比,可以有效地节省芯片的存储资源。
     

一种多输入情况下FPGA跨时钟域的解决方法

采用异步FIFO是解决多比特数据跨时钟域传递的一种有效方法。在异步FFIO的基础之上提出一种通过扩展FIFO位宽,实现伴随门控信息与数据同时转换的新方法。与传统方法相比较,新方法具有更好的同步性。     

基于FPGA的高速存储阵列设计

高速数据采集系统目前得到了广泛的应用,数据的传输与存储是高速数据系统的关键技术。本文提出一种以FPGA为控制核心,固态存储器Flash为存储介质的CCD相机高速数据存储阵列。系统通过FPGA控制存储阵列的擦除、编程、读出等操作实现数据的存储及读取。采用FIFO技术、并行扩展技术实现用低速Flash存储器实时存储高速数据,存储完成后可以读回计算机进行处理。     

基于S5933的高速数据采集卡控制设计

讨论基于 S593 3的高速数据采集卡控制逻辑的实现方案。由于要求数据传输率比较高 ,所以使用 S593 3内部 FIFO的 DMA传输 ,使传输达到 PCI局部总线的 3 2位 3 3 MHz;使用 CPL D控制数据的传输使得板卡的成本比较低 ,控制起来相对比较简单 ,由于 CPL D内各个模块之间是并行操作的 ,这使传输速度能够达到 PCI局部总线的速度。     

基于FPGA和FIFO的信号延时系统设计

短波信道模拟器是对短波电台进行测试的重要设备,它能够模拟短波信道的主要特点。结合短波通信的原理介绍了短波多径传输延时效应,提出了一种全新的信号延时的方法。该方法基于FPGA和FIFO,测试结果表明其能满足我们的设计要求。     

虚拟高速数据信号发生器的硬件实现

该虚拟高速数据信号发生器采用计算机高速总线、先入先出 (FIFO)技术以及高速D/ A的方案 ,重点解决这类虚拟仪器普遍存在的数据传输和转换速度不高的问题。对关键技术进行了重点阐述 ,从硬件上为虚拟高频信号发生器的实现创造了可行与可靠的基础