1553B与CAN总线的互连

介绍了 1553 B与 CAN总线的互连方法 ,并分析了互连的实时性与可靠性 ,指出 CAN总线相对于 1553 B的优缺点。     

RapidIO交换互连与配置管理研究

RapidIO技术以交换机为核心构建互连拓扑系统,基于交换机的RapidIO互连与配置管理是整个RapidIO互连系统实现的关键技术。介绍了基于RapidIO交换的互连技术,阐述了RapidIO交换网络JTAG接口、I2C接口和RapidIO维护包等三种配置管理方法和具体的实现方式,可以完成系统的动态流量调节、容错重构等特性。     

微电子封装技术及发展趋势综述

随着电子产品小型化、高集成度的发展趋势,电子产品的封装技术正逐步迈入微电子封装时代。本文对微电子封装的关键技术进行了介绍,介绍了芯片互连工艺、典型封装技术和MCM技术。同时,本文对微电子封装技术的发展趋势及应用前景进行了综述。     

基于SIP的Ka频段高集成度有源相控阵天线设计

卫星有效载荷系统逐渐开始采用相控阵天线作为收发装置,由于卫星的体积和重量受限,星载相控阵天线必须朝小型化、轻量化方向发展。传统砖块式架构的ka频段64元相控阵天线的剖面高度约60~80mm,重量约2kg。近年来,研究人员从设计、工艺和加工等不同方向探索和研究了瓦片式的相控阵天线,期望能从设计和加工方法上减小相控阵天线体积和重量,从设计方法入手,研究了一种基于系统集成封装技术的有源相控阵天线,该天线的辐射单元材料采用微带介质板,相较于其它形式的辐射单元具有更低的剖面高度,微波射频电路被封装到低温共烧陶瓷基板内部,射频走线与辐射单元平行布局,通过高集成化设计将微波电路和天线辐射单元进行一体化组装,与传统砖块式架构的相控阵天线相比,在具有相同辐射口径的前提下,设计的天线剖面高度缩减到30mm,重量减小到1kg,工作在Ka频段,波束扫描宽度达到±60°。满足了减小相控阵天线体积和重量的要求。     

热效应布局下的缓冲器插入时序优化方法

随着集成电路的集成度越来越高,芯片的发热量越来越大且其内部温度呈不均匀分布,这会影响关键路径的传播延时,进而影响基于缓冲器插入的关键路径性能.提出了一种考虑芯片热效应布局优化的缓冲器插入时序优化方法,在版图设计的早期估计芯片的热分布和温度分布并且把其应用到版图布局优化和RC延时模型中.同时利用模拟退火算法基于热分布调整并优化布局,最后在最优布局下利用提出的缓冲器插入模型和快速插入算法进行时序优化.仿真结果表明相对于不考虑温度效应布局优化的缓冲器插入方法,缓冲器插入延时优化方法能有效降低最坏延时和缓冲器插入数目,最坏延时比传统方法降低9%~18%,比文献已经提出的最好方法降低5%~7%,缓冲器插入数比其少10~20个.      

XILINX的FPGA芯片架构剖析

从芯片结构原理上分析了XILINX的Virtex系列芯片.结合微电子学相关知识,详细分析了芯片的基本结构、可配置功能逻辑、输入输出模块、可编程内连等方面.最后将该芯片与XILINX其它系列芯片相关内容进行了比较分析,给出了该芯片与其它各类不同芯片之间结构与性能上的差异.     

高性能嵌入式信号处理应用中的互连结构

目前,由多个处理器构成的高性能嵌入式信号处理系统中,处理器之间、信号处理模块之间的通信带宽已经成为整个应用系统性能的瓶颈,如果没有与高性能处理器同步的互连结构方案,就无法调动多个处理器的全部处理潜能。本文对高性能嵌入式信号处理应用中用到的几种互连结构及实现方式进行比较、分析,并且讨论互连结构的发展趋势。     

机载高分辨率遥感图像实时压缩系统研究

介绍了图像压缩系统的5种主要架构,分析、比较了这5种架构的优缺点。基于现场可编程门阵列(FPGA)的图像压缩系统架构,提出了一种适合机载应用的高分辨率遥感图像实时压缩系统,该系统具有体积小、功耗低的特点。另外,还针对JPEG-LS(JPEG-Lossless)算法的特点,提出了一种简单有效的位率控制和抗误码方法,并在基于VIRTEX-ⅡFPGA的实时压缩系统中进行了具体应用,实现了机载遥感图像的无损和近无损图像实时压缩。该系统预留了充分的硬件资源,可支持EZW和SPIHT等复杂度较高的高倍率图像压缩算法的应用。     

一种改进的GNS互连测试算法

分析了GNS(Group sequence, Net sequence and Shifted net sequence)算法存在故障混淆的可能性;对于3个网络短路的情况,论述并证明了通过适当的网络分组能够避免故障混淆的发生;进而提出了降低故障混淆发生概率的网络分组原则：使易发生短路故障的网络尽可能位于同一组内;在此基础上,提出了一种基于网络短路关系图的启发式分组方法。该分组方法首先建立了反映网络间相互短路概率的网络短路关系图,然后利用图论的相关知识对分组问题进行了描述,并引入了分组的最优目标函数。考虑到多项式复杂程度的非确定性（NP）完全问题的复杂性,提出了一种启发式的分组算法。结果表明：该分组方法能够在较短的时间内寻找到较优的分组结果,减小GNS算法发生故障混淆的概率,从而提高了它的测试性能。     

基于VPX标准的高速处理模块的设计与实现

为满足高度综合化的发展对嵌入式数字信号处理技术的更高要求,提出一种高性能数据信号处理模块的设计实现方案.模块采用符合VITA 46/VITA 48的VPX标准设计,用多片高性能多核处理器组建处理器阵列来实现超高数据信号处理性能;采用Serial RapidIO、PCI Express、Gigabit Ethernet三种标准高速串行总线来满足不同应用的高速数据通信要求;采用交换开关式互连体系结构设计,支持容错/重构和可扩展性,能够满足嵌入式领域多通道、多任务的应用需求.