航天用SRAM型FPGA抗单粒子翻转设计

采用SRAM工艺的FPGA因其性能优异,在空间领域的应用受到重视;但是在空间环境中,SRAM型FPGA易受单粒子翻转的影响而导致逻辑故障或功能中断。文章提出对该类芯片的配置逻辑部分采用回读比较后刷新、对其BRAM部分采用通用自纠错宏的抗单粒子翻转（SEU）设计方案,在牺牲一定的器件性能的情况下,能达到较好的抗辐射效果。     

通过纯软件的方法测试数字处理器的故障敏感性

对于工作在高辐射太空中的飞行器而言，它不可避免会受到单粒子效应的影响。因此，如何预测飞行器中单粒子效应敏感区域以便加强保护措施是一件很重要的工作。但事实上，要预测单粒子效应对飞行器的影响并不容易。本文给出了一种通过纯软件来评测飞行器系统对单粒子效应的敏感程度的方法——软件故障注入法——这也是评测微电子电路可靠性极具前景的方法。该方法采用高效的汇编语言在汇编级实现，对目标系统不会造成损伤，并且使用方便。试验的结果表明，目标处理器对于单粒子翻转的敏感性大约为1．38％到2．35％，且寄存器的敏感性要高于内存区。     

A follow-up of in-orbit observations of radiation-induced effects in commercial of the shelf memories on-board Alsat-1

This paper presents a follow-up of the results of an 8-year study on radiation effects in commercial off the shelf (COTS) memory devices operating within the on-board data handling system of the Algerian micro-satellite Alsat-1 in a Low-Earth Orbit (LEO). A statistical analysis of single-event upset (SEU) and multiple-bit upset (MBU) activity in commercial memories on-board the Alsat-1 primary On-Board Computer (OBC-386) is given. The OBC-386 is an Intel 80C386EX based system that plays a dual role for Alsat-1, acting as the key component of the payload computer as well as the command and control computer for the micro-satellite. The in-orbit observations show that the typical SEU rate at Alsat-1’s orbit is 4.04 × 10⁻⁷ SEU/bit/day, where 98.6% of these SEUs cause single-bit errors, 1.22% cause double-byte errors, and the remaining SEUs result in multiple-bit and severe errors.     

Virtex-4系列FPGA纠正单粒子翻转的方法研究

Virtex-4系列FPGA空间应用中易发生单粒子翻转事件,对设备正常功能的完成带来不良影响。文章给出了单粒子翻转的原理。为解决FPGA单粒子翻转问题,结合工程实践对FPGA抗单粒子3种方法进行了分析和比对,提出了“配置存储区回读CRC结果比对”为最优方法,并给出了示例。同时文章也对FPGA回读及擦洗配置命令序列等关键技术进行了研究。     

一种存储器容错设计方法

空间辐射环境常导致存储器发生单粒子翻转,设计了一种基于Hsiao编码的EDAC电路,并通过编解码电路复用的策略来进一步减小电路面积,该电路与目前广泛应用的扩展Hamming码电路相比,面积减少了近50％,速度提高了近20％,并采用了一种新颖的方法来实现单错自动回写功能,可有效解决CPU中断行为．通过增加控制寄存器的三模冗余（TMR）设计来保证存储器操作的正确性,仿真验证了该设计的有效性和优越性．     

SRAM型FPGA的单粒子效应及TMR设计加固

宇宙空间中存在多种高能粒子,其辐射效应会严重威胁航天器中现场可编程门阵列（FieldProgrammable Gate Array,FPGA）器件工作的可靠性。文章研究了静态随机存储器型（Static Random AccessMemory,SRAM）FPGA中的单粒子翻转效应。理论计算表明,采用三模冗余（Triple Module Redundancy,TMR）设计方法可以有效缓解FPGA中的单粒子翻转问题。针对传统TMR设计方法的不足,提出了一种改进的TMR设计架构,并将该架构应用于某星载关键控制电路的设计中。文中的研究成果对SRAM型FPGA的空间应用有一定参考作用。     

高能重离子径迹结构对单粒子翻转的影响

利用解析法计算了高能重离子的径迹结构,通过MonteCarlo方法研究了径迹结构对微电子芯片单粒子翻转的影响.结果表明,考虑了径迹结构的影响后,当离子能量较高时,具有小尺寸灵敏单元、低翻转阈值的芯片的翻转截面较传统的LET描述结果小许多;当离子更重时,这种差别对灵敏单元尺寸较大、翻转阈值较高的芯片也变得较明显.即离子径迹结构的影响是通过其有效地沉积到灵敏单元中的能量与翻转阈值相比较而表现出来的.还研究了作用距离较深、结构宽大的径迹造成的相邻多个灵敏单元的同时翻转,即多位翻转现象,这是用LET所不能反映的.      

存储器抗辐射加固的矩阵纠错码研究

为了纠正辐射环境中的高能粒子对存储器造成的多位翻转,研究了一种矩阵纠错码电路,对存储器进行有效的抗辐射加固。提出了一种矩形循环校验法构造校验位,并设计了纠错码的译码算法和相应的译码电路。根据校验位构造了检测位。对数据的输入顺序进行排列,确保了冗余位发生翻转时纠错码电路仍可以正常工作。在16位宽的码字中,所研究的矩阵纠错码可以纠正数据宽度为5位的多位翻转。同目前已知的二维纠错码在相同条件下进行比较,其获得了更高的平均失效时间。     

静态存储器单粒子翻转率预示的在轨验证

SRAM型FPGA配置区的单粒子翻转可能对系统的功能产生严重的影响,因此必须进行针对性的加固措施,而加固的重要依据之一是在轨翻转率结果。文章将地面获得的Hitachi 4Mb SRAM HI628512单粒子翻转率预示结果与搭载在极轨卫星SAC-C等上的飞行试验的结果进行了比较。分析表明基于国内地面试验数据和FOM方法预示的在轨翻转率与国外的在轨监测数据接近,多位翻转的试验结果也得到了在轨试验数据的验证。这些结果表明我国在单粒子翻转的模拟试验技术和在轨翻转率预示方面取得了相当的进展,可以为卫星电子系统抗辐射加固设计提供有力的保障。