一种基于FPGA的ISA航空总线设计方法

Nios Ⅱ处理器是Altera公司推出的基于SOPC系统的嵌入式软核处理器。在Quartus Ⅱ软件的SOPC Builder工具中,用户可以利用Nios Ⅱ处理器、标准配套外围设备以及用户自定义的逻辑接口IP核来创建适用的Nios Ⅱ嵌入式系统,再将设计下载到Altera公司的FPGA中进行实现。本文在Quartus Ⅱ软件中使用Verilog硬件描述语言创建了基于Avalon总线的ISA总线接口逻辑,并在SOPC Builder中实现对此元件的封装,使之成为可供Nios Ⅱ系统使用IP核。     

基于FPGA的任意小数分频器的设计

论文分析了双模前置小数分频器的分频原理和电路实现.结合脉冲删除技术,提出了一种适于硬件电路实现的任意小数分频的设计方案,用 Verilog HDL 语言编程,在 Quartus II下对此方案进行了仿真,并用 Cyclone 系列的EPlCl2Q240C8 芯片来实现.     

PLD技术在激光惯组等效器设计中的应用

为了降低实验成本和风险,参与控制系统仿真实验的激光惯组等效器研制就显得尤为重要。本文阐述如何利用先进的电子设计技术,提升激光惯组等效器的通用性、可扩展性和可移植能力,进而提高其可靠性、降低设计成本。对目前流行的电子设计手段———PLD技术,从器件的选择、HDL、设计流程和方法方面作了介绍,并在此基础上,以激光惯组测量数据处理装置功能模块设计为例,论述了PLD技术在激光惯组等效器设计中的应用,电路仿真及控制系统仿真实验结果表明,PLD技术的灵活使用,对激光惯组等效器集成设计十分有益。     

BTT导弹神经网络直接逆控制算法的FPGA实现研究

针对BTT导弹控制系统中导弹模型的非线性和强耦合的特点,应用逆7系统和神经网络相结合的方法建立了导弹的逆模型.并以俯仰通道为例,设计了逆控制算法的BP神经网络结构,采用Verilog HDL编写了BP神经网络各个功能模块,并将其在FPGA上实现.通过神经网络逆控制算法在FPGA硬件实现和通用计算机上软件实现的对比,表明...     

一种BT.656到XGA视频格式转换结构的FPGA实现

本文简化了常用的BT.656接口复合视频信号向1024×768的XGA视频信号转换的结构,在matlab中对该结构的核心转换模块进行了算法建模和仿真。在此基础上用HDL描述语言描述了整个转换结构的功能模型,并用matlab生成视频数据文件供modelsim工具作为输入,仿真后输出图像数据经matlab处理显示结果正确。最后在FPGA验证板上对整个视频格式转换模块进行了原型验证,输出视频信号清晰地显示在显示器上。     

基于FPGA的通用串行信号产生器的设计

在国内航空航天飞行器的研制过程中,经常重复设计各种串行信号产生器。为解决该问题,文中分析了串行信号和FPGA的特点。给出一种基于FPGA的通用串行信号产生器的设计方法。以某型号导弹串行信号产生器作为实例,介绍设计方法,并给出该实例在工程实现时所采用的设计方法以及设计中应注意的问题。用该方法设计的串行信号产生器具有电路简单、修改方便、成本低、面积小的特点。     

二进制数开任意正整数次方运算 的硬件方法

一种适合于硬件的、普适的、开任意次方的方法,从左至右进行计算,首先得到开方结果的高位,最后得到低位.应用到FPGA(Field Programmable Gate Array)中,与查表结合,对不同的开方次数,模块修改非常方便,普适性较高.该方法消耗的时间与开方的次数呈线性关系.在对一个12bit数开三次方时,消耗的时间不足传统循环搜索法的50%,所消耗的存储空间不足传统的查表法的2%,并且存储空间上的优势在被开方位数越大的时候越明显.更重要的是,该方法所用的模块只需修改数据位宽和循环次数两处地方就可以提高到任意的精度.      

一种适于GNSS信号快捕的FFT核的设计与实现

针对GNSS信号捕获的要求,在Quartus II 7.2集成开发环境下,采用Verilog HDL语言,设计了一种256点复数基2时间抽取FFT处理器。利用Matlab工具联合Quartus II进行仿真,提高仿真效率,并最后进行硬件测试。结果表明,本文设计的FFT处理器具有较小的面积和较高的处理速度,能够满足GNSS接收机信号处理的要求。