排序方式: 共有17条查询结果,搜索用时 15 毫秒
1.
介绍了一种运用VHDL来实现维特(Viterbi)译码器的方法。详细描述了维特比译码器的优化算法和用VHDL语言实现原理。电路在集成开发环境MAX PLUSII下可以完成设计、仿真、适配并下载。文中给出了维特比译码器顶层设计电路图,以及电路的主要模块和总体电路的仿真结果。其仿真结果表明,用VHDL实现维特比译码器是一种快速有效的方法。 相似文献
2.
针对深空测控通信中GMSK体制非相干解调损失较大的难点,提出了一种改进的GMSK信号非相干维特比解调算法。通过分析相位状态网格图中相位转移规律,建立理论仿真模型。通过原理样机的研制和测试,实测数据表明:该算法具有解调损失低、实现复杂度适中的优点;相比于理论的最佳相干解调算法,在误码率1×10 -4 量级下,实测仅损失0.6 dB。目前该算法已应用于国内某深空测控通信系统GMSK体制基带设备中,并成功解调出欧空局Herschel–Planck卫星数据。 相似文献
3.
为了降低Viterbi译码器的硬件复杂度,对其结构特点进行了研究.通过分析卷积码的特点,对支路度量单元进行了优化,使每次所计算的支路度量值从16个减少到4个.使用灵活快速的回溯算法实现了回溯参数可配置;用同一个硬件结构实现了对CCSDS标准中的多码率删余卷积码的译码.优化结构与传统串并结构相比,译码速度相同,硬件资源可... 相似文献
4.
5.
高性能串行维特比译码器的设计 总被引:2,自引:1,他引:1
卷积纠错编码广泛应用于各种通信领域,包括无线通信、视频点播等。如何来设计高性能的维特比译码器将最终决定一个通信系统的抗误码性能和数据纠错性能。本文提出了一种实用的设计思路,在ALTERA公司的STRATIX系列FPGA上实现了超过256kbps信源速率的全串行(2,1,7)维特比译码器。 相似文献
6.
7.
8.
9.
10.
由于地球探测卫星(EESS)的不断增加,空间数据传输的频带日趋拥挤.为此,空间频率协调组织(SFCG)建议采用高效率调制技术(调制效率不低于1.75 bit/symbol)进行数据传输,以有效地利用空间的频率资源,从而避免由于拥挤导致的临近频带之间的相互干扰. 4D-8PSK-TCM是CCSDS(空间数据系统咨询委员会)针对SFCG关于EESS 8025N8400 MHz频带调制效率不低于1.75 bit/symbol的高效率调制要求而提出的高效率编码调制标准,在满足抗噪声性能要求的基础上,有效地提高了频带利用率.本文研究了调制效率为2.5比特/符号的4D-8PSK-TCM系统及其维特比译码算法,并在Matlab Simulink下进行了维特比译码算法的仿真.在算法实现中,针对路径度量的复杂性,采用了一种辅助网格的方法,使计算路径度量时只需要64次比较,相对于直接计算所需的2032次比较,极大降低了路径度量的运算复杂度. 相似文献