CMOS集成压控振荡器设计

通过分析CMOS差分负阻振荡器的工作原理,得到电路结构和参数的优化方案。基于0.18μm工艺,采用片上电感和可变电容,设计了一种基于开关调谐电容结构的宽可调范围的分段线性互补型交叉耦合CMOS集成压控振荡器。在提高振荡器的可调范围的同时,降低相位噪声。电路采用HSPICE进行仿真,在1.8 V电源电压下,振荡频率的变化范围为1.55 GHz~2.86 GHz,可调范围约为60%。功耗为5 mW~10 mW,相位噪声在10 MHz频率偏移处为-110 dB/Hz。     

基于DDS的AFC系统的设计

介绍了直接数字频率合成(DDS)技术工作原理及特点,给出了基于DDS设计的自动频率控制(AFC)系统的设计,形成一种能提供稳定频率的具有宽频带跟踪范围的AFC系统,并对其进行了性能分析。     

基于ADS仿真的锁相环设计与实现

文章利用MAX2620构造宽带可调VCO并用ADS建模进行参数优化，在此基础上与MB15E03频率合成芯片构造锁相环，并利用ADS对暂态响应和相位噪声性能进行分析，在仿真分析的基础上建立实际的锁相环电路。     

2 Mb/s遥测信号的锁相调频技术研究

２１世纪再入遥测系统将要应用２Ｍｂ／ｓ遥测信号的调频技术，这些技术包括锁相调频方案、调频特性分析以及Ｓ波段压控振荡器和晶振参考源的调频电路。文中简介锁相调频方案的构成及其电路，其次，对调频特性进行数学分析，指出特性成为平坦直线的条件，给出有关的电路。结果表明，两点注入式锁相调频电路具有平坦的宽带调制特性，适用于２Ｍｂ／ｓ再入遥测系统的调频发射设备。     

一种低压低功耗的环形压控振荡器设计

设计了一种低压低功耗的环形压控振荡器,它由电压电流转换（V to I）电路及5级延迟单元（delay cell）组成。单位延迟单元采用改进型差分结构,提高了上升及下降速度。同时总的延迟环路采用电容滤波技术,进一步改善了相位噪声性能。分析了环形VCO的相位噪声。电路采用SMIC13V33 1P6MLOGIC工艺,电源电压为1.2 V,仿真结果显示：VCO中心频率为350 MHz,调谐范围为（200-500）MHz,谐振在350 MHz时相位噪声位为-89.5 dBc/Hz@10 kHz,输出波形峰值为0.7 V,功耗为1.2 mW。该VCO可以应用于系统时钟锁相环中。     

利用ADS和Serenade设计S波段压控振荡器

简介设计 S波段压控振荡器 ( VCO)的理论基础 ,阐述利用 Agilent公司的 ADS软件进行 S波段 VCO的初步设计过程及如何通过 Ansoft公司的 Serenade软件快速改进 VCO性能 ,使其达到实际要求