GPS定时校频应用技术的基础研究

针对利用GPS进行定时校频技术开展了一系列的应用基础研究,包括GPS定时校频的方法及其不确定度、定时校频数据的处理等。在给出实验结果的同时,对影响GPS定时精度的各种因素(包括SA影响)进行了讨论;同时对提高GPS定时精度的途径作了初步探讨。     

紫外CCD敏感器头部电路系统的研究

介绍了我国探月工程之嫦娥一号卫星的紫外CCD敏感器系统的CCD电路的软硬件的开发研究.紫外CCD敏感器由光学结构、CCD及处理线路、数据处理单元及其软件组成.入射光经光学系统后,照射在CCD敏感元件,经视频处理电路处理后形成数字图像信号.数字图像信号保存在数据存储器中,由数据处理器进行分析处理.计算得到月球的中心并转换为探测器对月姿态角,其中紫外CCD敏感器头部电路包括CCD电路、时序电路、驱动电路、视频处理电路和电源电路.核心器件CCD采用E2V公司的CCD48-20芯片,文中重点介绍该CCD的时序、驱动和Smear等难点问题.      

能量法和加权残值法的联合应用——构造有限元的新途径

 本文将能量法和加权残值法结合起来(记为EWR方法),构造非协调位移元,特点是(1)做法简便——用加权残值法来放松单元间位移连续条件。可使能量泛函中不再包含不协调位移引起的能量贡献项,于是单元只有位移一类变量。(2)使用可靠——由于将加权残值法与能量泛函统一考虑.权残方程可赋予明确的物理意义。一方面。适当选择权函数,权残方程的满足就意味着非协调元收敛准则的满足。另一方面,变换权函数,可将现有各种位移型单元纳入EWR方法的统一形式中。     

北斗/GNSS高精度时频终端测试方法探讨

基于虚拟仪器技术、网络技术和批量化测量技术,探讨北斗/GNSS高精度时频应用终端的测试手段;提出应用测试模块化和VXI/PXI/LXI总线技术的测试设计方案,该方案具有多路标准时间频率参考信号一致性设计和网络远程测试校准设计;同时,提出北斗/GNSS高精度时频终端测试校准系统的结构设计及其应用模式。这将能有效提高北斗/GNSS时频终端测试的集成化和智能化水平。     

陆基无线电授时系统信号分析与解算

时间应用的广泛性以及授时战的提出,使国家更加重视授时服务体系的完备性以及灵活性。为顺应授时战要求,从我国整体授时体系出发,简单介绍授时系统的工作原理,从多方面对比各类授时系统;主要分析了我国陆基无线电授时系统的发播程序以及信号格式等,对BPM短波呼号以及时码结构进行补充与修正,并讲解对陆基无线电授时信号的解算过程,利用实际试验验证解算方法的可行性;最后根据我国目前授时体系的现状以及授时战的要求,给出应对授时战的技术路线,对未来我国授时体系发展方向提出建议。     

时钟树综合中的有效时钟偏移

随着芯片设计向更高的频率发展,传统的时钟树综合策略是尽量减小时钟偏移,但是这样的时钟树综合策略已经逐渐不能满足时序收敛的需要,因此引入了有效时钟偏移的概念。文章通过一个在TSMC0．13μm工艺并流片成功的芯片BES7000作为设计实例,分析了有效时钟偏移引入之后对改进时序建立时间的效果。     

回收着陆半实物仿真系统程控装置模拟程序设计

文章描述了回收着陆半实物仿真系统的整个框架,针对整个半实物仿真系统的设计需要和回收程控装置的特点,设计了回收程控装置模拟程序。在程序中所选择的定时方法既满足实时仿真的需要,保证了定时的精度又提高了程序的效率。该程序和半实物仿真系统为回收程控装置设计人员提供了一个快捷的平台来修改程控装置的设计时序。     

广播电视卫星高精度时间传递

介绍一种利用我国广播电视卫星进行高精度时间传递的方案,建立多个卫星电视时间发播系统,利用广播电视卫星进行双向时间比对,实现远距离卫星地面站之间的时间同步。通过测量地面站到卫星之间的距离,可实时计算出卫星的坐标位置,用户根据接收到的时间及卫星位置信息,实施高精度定时。     

基于实测星载原子钟数据的脉冲星守时方法

利用脉冲星估计星载原子钟钟差是实现卫星自主守时的途径之一。为充分分析基于脉冲星的自主守时系统性能，利用实测的星载原子钟钟差数据和中子星内部组成探测器(neutron star interior composition explorer, NICER)的PSR B1937+21脉冲星的观测数据，对比分析了星载原子钟和脉冲星的误差特性。设计了脉冲星守时系统框架和星载原子钟钟差估计方法。以实测的星载原子钟钟差数据为基础，计算分析了脉冲星守时系统的性能。计算结果表明，若脉冲星的脉冲到达时间（time of arrival, TOA）解算精度为1 μs/30 d，则原子钟钟差估计精度可达到优于1 μs的水平，初步验证了脉冲星守时系统的可行性。     

TDICCD时序设计在FPGA中的工程实现

文章结合TDICCD和FPGA器件特点，主要从设计目标分析，VHDL算法描述、综合、布线、仿真、代码优化、代码测试验证等几方面，阐述了TDICCD时序设计的全过程；利用同步设计的思想避免了竞争与冒险；利用RC延迟模块实现了时序的精确调整；利用模块化思想提高了代码的可重用性、可测试性、可读性。最终，实现了一个6MHz像元输出速率下能正常工作的TDICCD的成像系统。