M序列码分多址研究

文中论述了Ｍ序列的树图构造法及计算方法。并研究了用微处理器产生Ｍ序列的方案。其方案可适用于码分多址无线通信，卫星通信，移动通信等。特别是应用到军事部门具有很强的保密性：抗干扰性。     

AD7714功能及应用

本文介绍了模数转换器AD7714的性能，特点及在压力测量方面应用。     

Keil C51中断编程中寄存器组的选用与保护

Keil公司推出的C51编译器事实上是80C51 C编程的工业标准,在Keil C编程环境下8051系列单片机寄存器组的使用具有一定的规律,特别是中断程序中寄存器组的使用需特别注意。文章通过对中断程序中寄存器组的保护机理进行分析,总结出适合KeilμVision V7.50环境下中断函数编程时需注意的事项。     

2~2值时序逻辑电路的研究及应用

本文讨论了由两位二值触发器构成具有2~2值功能触发器及移位寄存器的方法,给出了它们的时序状态表或流程图。最后还讨论了2~2值移位寄存器在伪随机序列及数据加密中的初步应用。     

多媒体流处理器中缓冲器的体系结构设计

传统微处理器体系结构不能很好地匹配媒体处理应用的特点.针对处理器与存储器之间日益增长的性能间隙问题,分析了传统微处理器对媒体处理应用的通讯瓶颈;通过分析Cache存储器的特点,得出了传统的Cache结构并不适合现代媒体处理应用的结论,讨论了目前针对处理器通讯瓶颈的一些解决办法;提出了一种以大容量流寄存器堆替代Cache作为中间缓冲器,并能适合于媒体处理应用的金字塔存储层次体系结构设计.该体系结构具有三级并行数据带宽存储层次,即片外SDRAM、全局寄存器堆和局部寄存器堆.三级并行存储层次所能提供的带宽依次提高一个数量级,带宽之比为1∶16∶256,从而可以有效地支持卫星遥感图像预处理对数据带宽的需求.      

并行/多处理和缩减指令集计算机

并行/多处理计算机加快了处理速度,取得了较好的性能价格比,目前主要有两种体系结构——总线结构及无总线结构。缩减指令集计算机(RISC)则是高性能单处理机的一种设计,它减少了很多不常用的指令.简化了硬件,国外已逐渐走向商品化,针对我国目前的实际情况也是一个值得借鉴的途径。将缩减指令集设想用于并行/多处理计算机,更是一个新的探讨方向。     

TVGA卡5DH模式编程方法的研究

文章分析了ＴＶＧＡ卡特有图形模式５ＤＨ的ＶＲＡＭ结构和编程常用寄存器，并给出了直接读写ＶＲＡＭ和充分利用剩余帧缓存的编程方法。     

高速数据采集和CCD数据变换技术

本文讨论的是高速数据采集技术问题,其中重点阐明利用 CCD(电荷耦合器件)作为模拟一数字变换器(ADC)的中间暂存器,把高速变化信号采样后的信息按顺序快速输入 CCD 中暂存起来,供给低速的 ADC 变换,变成二进制数字量。这种利用 CCD 器件采用快入慢出(FISO)工作方式是解决高速模拟量变换成相应数字量的最新技术。它可以把 ADC 变换率提高到100MHz,而成本却提高很小。     

边界扫描结构和IEEE 1149.1标准

介绍了边界扫描的基本结构、边界扫描测试操作流程、测试接口和IEEE1149.1标准规定的数据寄存器和指令寄存器,以及IEEE1149.1标准规定必须的3个指令。     

对4位双向移位寄存器74194电路仿真的思考

通过对4位双向移位寄存器74194的电路仿真与分析，指出了当时钟脉冲为低电平时，控制信号SISO的改变可能造成逻辑功能的混乱。