排序方式： 共有2条查询结果，搜索用时 15 毫秒
1
1.
四、注意栅输入端讯号电平防止仃留在不稳定区栅端输入讯号停留在不稳定区会引起功耗上升后级逻辑混乱。CMOS的逻辑电平“O”为 0～30%VDD电平,“1”为70～100%VDD电平。高低电平的界限很宽见图5,所以它比其他非CMOS器件具有较强的抗噪声能力。而在30～70%VDD之间的区域则为不稳定区。如果栅端输入讯号电平停留或波动在不稳定区则使倒相器的P沟道n沟道都处于半导通失稳伏态,此时VDD与Vss之间阻值最小约仅在千欧级,凡处在此种状态的器件电流急速上升,内耗猛增。对后级的计数器等器件产生逻辑混乱,对时序选通的多路传输门组合产生几… 相似文献
2.
前言 本文是对CMOS集成电路器件的使用者(电子线路设计者、实验员、工艺人员)提出如何保证器件的工作高可靠性,从理论和实践上提出了一些基本要点,从而可以避免工作中的缺陷,剔除隐患使最大限度地降低整机的失效率,达到高可靠性。 什么叫可靠性?为什么要高可靠性。 可靠性:是指 相似文献
1