一种基于FPGA的高斯噪声源设计

针对当前高斯噪声源的应用需求,设计了一种基于FPGA的高斯噪声源。文中采用可定时播种的LFSR产生均匀分布随机序列,其中ADC采集系统噪声产生真随机种子定时为LFSR播种,由此得到的高速均匀分布序列。应用Box-Muller方法将均匀分布序列变换为高斯分布序列。为了实现高速运算变换,以查表方法取代了开方等运算,同时论文采用线性插值的方法大幅度减少查表使用的片内高速存储资源,该方法适宜在FPGA内实现。经过仿真验证原理正确,设计合理,研制的样机合成高斯噪声样点输出率达到250MHz。