排序方式： 共有2条查询结果，搜索用时 7 毫秒
1
1.
在锁相环(PLL)中接入中频级而引入的额外时延,导致此环路捕捉和跟踪性能严重下降,由Mcgeehan和Sladen提出的分环型锁相系统,大大地降低了时延对此环路捕捉和跟踪性能的影响。本文研究了分环型锁相接收机的频率捕捉特性,并探讨此环路中可能不对称性的支路对捕捉带的影响。对闭环路的近似公式作了推导,并对分环型、长环型和短环型之间的捕捉性能进行了比较。 相似文献
2.
1