基于组的点跳跃和编码块并行的JPEG2000位平面扫描方案

研究JPEG2000标准中EBCOT扫描的FPGA实现问题,提出基于组的像素点跳跃和编码块并行两种方案混合使用的EBCOT位平面扫描方案。该设计使用VHDL编写,目标器件为A LTERA STRATIX系列的EP1S25F672C6,模块稳定运行在120MHZ。对于每个并行扫描分路来说,每个时钟周期平均可以产生0.95个上下文信息。分析表明,该设计在图像实时压缩的场合具有优势。     

基于JPEG2000实时压缩率控制的FPGA实现

提出一种JPEG2000高速实时图像压缩硬件实现的率控制方案。该方案采用多路T1编码器,在每个通道编码结束时计算所有编码块到该通道为止的累计压缩字节数,当目标比特率小于某个通道的累计字节数时,若该通道比最低通道高,则把该通道设置为最低通道,从而渐进升高最低编码通道,避免编码那些产生被丢弃码流的通道,提高了编码效率,节省了存储空间。经FPGA仿真验证,该实时压缩系统每秒能处理250帧512×512的灰度图像。